KR960042507A - VFD 모듈의 Busy 신호 발생방법 및 회로 - Google Patents

VFD 모듈의 Busy 신호 발생방법 및 회로 Download PDF

Info

Publication number
KR960042507A
KR960042507A KR1019950011995A KR19950011995A KR960042507A KR 960042507 A KR960042507 A KR 960042507A KR 1019950011995 A KR1019950011995 A KR 1019950011995A KR 19950011995 A KR19950011995 A KR 19950011995A KR 960042507 A KR960042507 A KR 960042507A
Authority
KR
South Korea
Prior art keywords
signal
vfd
processor
multivibrator
cpu
Prior art date
Application number
KR1019950011995A
Other languages
English (en)
Other versions
KR100382058B1 (ko
Inventor
손규석
Original Assignee
윤종용
삼성전관 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전관 주식회사 filed Critical 윤종용
Priority to KR1019950011995A priority Critical patent/KR100382058B1/ko
Publication of KR960042507A publication Critical patent/KR960042507A/ko
Application granted granted Critical
Publication of KR100382058B1 publication Critical patent/KR100382058B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 VFD 모듈의 Busy 신호 발생방법 및 회로에 관한 것으로서, CPU의 쓰기(Write)신호와 SEL 신호를 NOR 결합시키는 NOR게이트; 상기 NOR 출력신호에 의하여 소정의 발진을 수행하는 제1멀티바이브레이터; VFD 처리기의 X신호에 의하여 소정의 발진을 수행하는 제2멀티바이브레이터; 상기 제1,2멀티바이브레이터의 출력신호와 VFD 처리기의 Y신호를 OR 결합시키는 OR게이트를 포함한 것을 그 특징으로 하여, CPU의 공백 기간을 줄일 수 있는 Busy 신호를 발생할 수 있게 됨에 따라, 전체적으로 처리 속도가 개선될 뿐만 아니라 CPU를 효율적으로 운영할 수 있게 된다.

Description

VFD 모듈의 Busy 신호 발생방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 따른 VFD 모듈의 Busy 신호 발생 회로도이다.

Claims (16)

  1. CPU의 쓰기(Write)신호와 SEL 신호를 NOR 결합시키는 단계; 상기 NOR 출력신호에 의하여 제1신호를 발진시키는 단계; VFD 처리기의 X신호에 의하여 제2신호를 발진시키는 단계; 상기 제1,2신호와 VFD 처리기의 Y신호를 OR 결합시키는 단계를 포함한 것을 특징으로 하는 VFD 모듈의 Busy 신호 발생방법.
  2. 제1항에 있어서, 상기 SEL 신호는, 상기 CPU의 주소가 해독되어 발생되는 신호인 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생방법.
  3. 제1항에 있어서, 상기 NOR 출력 신호는, 상기 쓰기 신호가 끝나는 시점에서 하이/로우 변환을 일으키는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생방법.
  4. 제1항과 제3항에 있어서, 상기 제1신호는, 상기 하이/로우 변환 시점을 기준으로 하여 발생되는 소정의 펄스인 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생방법.
  5. 제1항에 있어서, 상기 X 신호는, 상기 VFD 처리기가 서브루틴에서 데이터 처리를 완료한 시점에서 하이/로우 변환을 일으키는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생방법.
  6. 제1항과 제5항에 있어서, 상기 제2신호는, 상기 하이/로우 변환시점을 기준으로 하여 발생되는 소정의 펄스인 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생방법.
  7. 제1항에 있어서, 상기 제1신호는, 상기 VFD 처리기의 인터럽트 신호로 작용하여, 상기 CPU로부터의 데이타가 VFD 처리기에서 처리되게 하는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생방법.
  8. CPU의 쓰기(Write)신호와 SEL 신호를 NOR 결합시키는 NOR 게이트; 상기 NOR 출력신호에 의하여 소정의 발진을 수행하는 제1멀티바이브레이터; VFD 처리기의 X 신호에 의하여 소정의 발진을 수행하는 제2멀티바이브레이터; 상기 제1,2멀티바이브레이터의 출력신호와 VFD 처리기의 Y신호를 OR 결합시키는 OR게이트를 포함한 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  9. 제8항에 있어서, 상기 SEL 신호는, 상기 CPU의 주소가 해독되어 발생되는 신호인 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  10. 제8항에 있어서, 상기 NOR 출력신호는, 상기 쓰기 신호가 끝나는 시점에서 하이/로우 변환을 일으키는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  11. 제8항에 있어서, 상기 제1멀티바이브레이터는, 단안정 멀티바이브레이터인 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  12. 제8항과 제10항에 있어서, 상기 제1멀티바이브레이터는, 상기 하이/로우 변환 시점을 기준으로 하여 발생되는 소정의 펄스를 출력하는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  13. 제8항에 있어서, 상기 X 신호는, 상기 VFD 처리기가 서브루틴에서 데이터 처리를 완료한 시점에서 하이/로우 변환을 일으키는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  14. 제8항과 있어서, 상기 제2멀티바이브레이터는, 단안정 멀티바이브레이터인 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  15. 제8항과 제13항에 있어서, 상기 제2멀티바이브레이터는, 상기 하이/로우 변환 시점을 기준으로 하여 발생되는 소정의 펄스를 출력하는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
  16. 제8항에 있어서, 상기 제1신호는, 상기 VFD 처리기의 인터럽트 신호로 작용하여, 상기 CPU로부터의 데이타가 VFD 처리기에서 처리되게 하는 것을 그 특징으로 하는 VFD 모듈의 Busy 신호 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011995A 1995-05-15 1995-05-15 Vfd모듈의busy신호발생방법및회로 KR100382058B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011995A KR100382058B1 (ko) 1995-05-15 1995-05-15 Vfd모듈의busy신호발생방법및회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011995A KR100382058B1 (ko) 1995-05-15 1995-05-15 Vfd모듈의busy신호발생방법및회로

Publications (2)

Publication Number Publication Date
KR960042507A true KR960042507A (ko) 1996-12-21
KR100382058B1 KR100382058B1 (ko) 2003-06-25

Family

ID=37417248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011995A KR100382058B1 (ko) 1995-05-15 1995-05-15 Vfd모듈의busy신호발생방법및회로

Country Status (1)

Country Link
KR (1) KR100382058B1 (ko)

Also Published As

Publication number Publication date
KR100382058B1 (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
KR980004074A (ko) 직접 메모리 접근(dma) 모드를 갖는 단일칩 컴퓨터 시스템
KR960020510A (ko) 줄길이복호화기
KR960042507A (ko) VFD 모듈의 Busy 신호 발생방법 및 회로
KR890003404Y1 (ko) 클럭지연회로를 이용한 고속중앙처리장치의 저속 패리패얼 칩 억세스 회로
KR910008564A (ko) 텍스트(Text) 및 비텍스분서의 실시간 처리 시스템
KR970029064A (ko) 동기형 반도체 메모리장치의 디코딩 회로
KR970029099A (ko) 에뮬레이터와 호스트간의 실시간 인터페이싱 방법
KR910012906A (ko) 프로그래머블 콘트롤러의 연산처리장치
KR940004642A (ko) 컬럼 어드레스 래치신호 발생장치
KR910006845A (ko) 중앙처리장치의 메모리 확장장치
KR930018352A (ko) 시스템 콘트롤라의 클럭 재발생 회로
KR940022239A (ko) 고속 디스크 컨트롤용 입출력 처리기
KR970012074A (ko) 레지스터 세트 방법 및 회로
KR940026960A (ko) 반도체 메모리 장치의 데이타 출력 구동회로
KR870009284A (ko) 한글 코드(code) 변환장치
KR960035346A (ko) 영상 히스토그램 시스템
KR970019568A (ko) 엠펙디코더의 데이타패킹기능을 가지는 스캔변환회로 및 그 변환방법
KR940020193A (ko) 에이 엠 코드(am code) 발생 장치
KR830007358A (ko) 해상용 조난표시기의 제어방법
KR910003512A (ko) 중앙처리장치와 주변 입출력 장치와의 인터페이스 회로
KR950035499A (ko) 프로세서의 리모콘 수신기
KR950024505A (ko) 노이즈 제거회로
KR910012922A (ko) 마이크로 프로세서 제어시스템의 상태변화 자동감지회로
KR910012998A (ko) 공작기계 온라인 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100326

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee