KR880008157A - 컴퓨터용 메모리 기록 논리 장치 - Google Patents
컴퓨터용 메모리 기록 논리 장치 Download PDFInfo
- Publication number
- KR880008157A KR880008157A KR860011496A KR860011496A KR880008157A KR 880008157 A KR880008157 A KR 880008157A KR 860011496 A KR860011496 A KR 860011496A KR 860011496 A KR860011496 A KR 860011496A KR 880008157 A KR880008157 A KR 880008157A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- latch
- gate
- data
- computer
- Prior art date
Links
Landscapes
- Storing Facsimile Image Data (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 장치의 개략 구성도.
제2도 가 - 마는 제1도의 각부 상세 회로도.
Claims (2)
- 중앙처리장치(1)의 어드레스 출력(A)을 어드레스 랫치(2)와 어드레스 버퍼(3)에 병렬 연결하고, 어드레스 랫치(2)와 어드레스 버퍼(3)의 출력을 메모리 장치인 RAM(4)에 입력시키되 중앙처리장치(1)의 데이타 출력(D)을 데이타 기록 랫치(5)와 데이타 버퍼(6)에 병렬 접속하며 데이타 기록 랫치(5)와 데이타 버퍼(6)의 출력을 RAM(4)에 입력시켜 된 컴퓨터용 메모리 기록 논리 장치.
- 제1항에 있어서, 어드레스 랫치(2)를 2개의 플립플롭(21, 22)과 AND게이트(23), 반전기(24) 및 OR게이트(25)으로 구성하고, 어드레스 버퍼(3)는 버퍼(31)와 NAND게이트(32), OR게이트(33) 및 반전기(34)로 구성하며, 데이타 랫치(5)는 플립플롭(51), 플립플롭(52) 및 NAND게이트(53)로 구성하며, 데이타 버퍼(6)는 전송기(61)와 반전기(62) 및 AND게이트(63)로 구성하여된 컴퓨터용 메모리 기록 논리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR860011496A KR880008157A (ko) | 1986-12-30 | 1986-12-30 | 컴퓨터용 메모리 기록 논리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR860011496A KR880008157A (ko) | 1986-12-30 | 1986-12-30 | 컴퓨터용 메모리 기록 논리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR880008157A true KR880008157A (ko) | 1988-08-30 |
Family
ID=68469937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR860011496A KR880008157A (ko) | 1986-12-30 | 1986-12-30 | 컴퓨터용 메모리 기록 논리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880008157A (ko) |
-
1986
- 1986-12-30 KR KR860011496A patent/KR880008157A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890008691A (ko) | 데이타 프로세서 디바이스 | |
| ATE83567T1 (de) | Computeranordnungen mit cache-speichern. | |
| KR880003328A (ko) | 반도체 메모리장치 | |
| KR870011537A (ko) | 어드레스 변환을 사용한 데이타 처리 시스템 | |
| KR880000862A (ko) | 데이터 전송회로 | |
| KR870004369A (ko) | 정보 처리 장치에 있어서의 기억 영역 구조 | |
| KR880008157A (ko) | 컴퓨터용 메모리 기록 논리 장치 | |
| KR870007511A (ko) | 데이타 판독회로 | |
| KR900012453A (ko) | 듀얼포트 메모리를 이용한 프로세서간 통신회로 | |
| KR880014472A (ko) | 원칩 마이크로 콤퓨터 | |
| KR920010447A (ko) | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 | |
| KR900019048A (ko) | 반도체기억장치의 테스트회로 | |
| KR930001217A (ko) | 반도체 기억장치 | |
| KR900005294A (ko) | 에스램의 어드레스 트래킹 라이트 인에이블 버퍼 | |
| KR870006467A (ko) | Lan에 있어서 메인 cpu와i/o cpu간의 dram공유회로 | |
| KR870006477A (ko) | 고속 cpu와 dram의 인터페이스 회로 | |
| KR890005611A (ko) | 데이타 버스를 이용하여 메모리를 어드레싱 하는 방법 | |
| JPS5642803A (en) | Input/output device for sequence controller | |
| KR880008159A (ko) | 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로 | |
| KR840001725A (ko) | 디코오드 논리를 갖는 디지탈 직렬 인터페이스 | |
| KR880008156A (ko) | 듀얼포트 메모리 제어회로 | |
| KR900002192A (ko) | 1 메가바이트 디램의 억세스 회로 | |
| KR910010528A (ko) | 레지스터파일 ic | |
| KR900016878A (ko) | 세어드 메모리 방식의 이스네트카드의 버퍼램 보호방법 | |
| KR880008635A (ko) | 이미지 레벨 처리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |