KR900012453A - 듀얼포트 메모리를 이용한 프로세서간 통신회로 - Google Patents
듀얼포트 메모리를 이용한 프로세서간 통신회로 Download PDFInfo
- Publication number
- KR900012453A KR900012453A KR1019890000113A KR890000113A KR900012453A KR 900012453 A KR900012453 A KR 900012453A KR 1019890000113 A KR1019890000113 A KR 1019890000113A KR 890000113 A KR890000113 A KR 890000113A KR 900012453 A KR900012453 A KR 900012453A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- port memory
- dual port
- processor
- communication circuit
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 듀얼포트 메모리를 이용한 프로세서간 통신회로의 구성도.
Claims (1)
16비트의 제1프로세서와, 8비트의 제2프로세서와, 상기 제1 및, 제2프로세서와 연결되어 데이터를 억세스 하느 듀얼포트 메모리를 구비하 프로세서간 통신회로에 있어서, 상기 제1프로세서의 상위 바이트데이타(AD8ㅡAD15)를 ALE신호에 의해 리치하여 상기 듀얼포트 메모리의 1어드레스로 공급하는 제1래치와, 상기 제1프로세서의 하위바이트 데이터(AD0-AD7)를 ALE신호에 의해 래치하는 제2래치와, 상기ALE신호를 반전하는 인버터와, 상기 제1 및 제2래치의 출력중 AD1-AD8데이타를 입력하여 상기 인버터를 통한신호에 의해 상기 듀얼포트 메모리의 어드레스신호로 공급하는 버퍼와신호와신호를 논리곱하는 게이트와, 상기 인버터의신호에 의해 세트되어 제1제어신호를 발생하고 상기 게이트의 출력에 의해 제2제어 신호를 발생하는 플립플롭과, 상기 플립플롭의 제2제어신호에 의해 출력 인에이블되어 상기 제1프로세서의 하위바이트 데이타 또는 듀얼포트 메모리의 기록 데이타 통로를 형성하는 양방향 버퍼와, 상기 듀얼포트 메모리의및신호를 논리합하여 상기 제1프로세서의신호로 공급하는 게이트로 구성됨을 특징으로 하는 듀얼포트 메모리를 이용한 프로세서간 통신회로.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890000113A KR900012453A (ko) | 1989-01-07 | 1989-01-07 | 듀얼포트 메모리를 이용한 프로세서간 통신회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890000113A KR900012453A (ko) | 1989-01-07 | 1989-01-07 | 듀얼포트 메모리를 이용한 프로세서간 통신회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR900012453A true KR900012453A (ko) | 1990-08-04 |
Family
ID=68051370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890000113A KR900012453A (ko) | 1989-01-07 | 1989-01-07 | 듀얼포트 메모리를 이용한 프로세서간 통신회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900012453A (ko) |
-
1989
- 1989-01-07 KR KR1019890000113A patent/KR900012453A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880003252A (ko) | 마이크로 프로세서 | |
| GB1477236A (en) | Computer memory read delay | |
| JPS57152057A (en) | Memory device | |
| KR900012453A (ko) | 듀얼포트 메모리를 이용한 프로세서간 통신회로 | |
| KR880008157A (ko) | 컴퓨터용 메모리 기록 논리 장치 | |
| JPS57199052A (en) | Data processing device | |
| KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
| KR930008614A (ko) | 튜얼포트램을 이용한 통신시스템 | |
| KR890005611A (ko) | 데이타 버스를 이용하여 메모리를 어드레싱 하는 방법 | |
| KR970000140Y1 (ko) | Rtc 인터페이스 회로 | |
| KR880014448A (ko) | 영문 소프트 웨어의 한글화를 위한 디코딩회로와 그 처리방법 | |
| KR880008635A (ko) | 이미지 레벨 처리 시스템 | |
| KR900005294A (ko) | 에스램의 어드레스 트래킹 라이트 인에이블 버퍼 | |
| KR870011547A (ko) | 8비트 및 16비트 중앙처리장치를 이용한 데이타신호 처리장치 | |
| KR930014573A (ko) | 병렬처리시스템을 위한 노드메모리 시스템 | |
| JPS57164351A (en) | Debugging device | |
| KR920022102A (ko) | 메모리 어드레스 맵핑 장치 | |
| KR910006845A (ko) | 중앙처리장치의 메모리 확장장치 | |
| KR940017592A (ko) | 메모리보드의 라이트 래치제어장치 | |
| KR920014047A (ko) | 데이터 액세스 회로 | |
| KR930010727A (ko) | 컴퓨터 시스템의 dma 어드레스 확장장치 | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
| KR920022110A (ko) | Pc용 인터럽트 시스템 | |
| KR920010447A (ko) | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 | |
| KR930004876A (ko) | 다중처리 시스템에서 공유자원 액세스 방법 및 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |