KR920022102A - 메모리 어드레스 맵핑 장치 - Google Patents

메모리 어드레스 맵핑 장치 Download PDF

Info

Publication number
KR920022102A
KR920022102A KR1019910007093A KR910007093A KR920022102A KR 920022102 A KR920022102 A KR 920022102A KR 1019910007093 A KR1019910007093 A KR 1019910007093A KR 910007093 A KR910007093 A KR 910007093A KR 920022102 A KR920022102 A KR 920022102A
Authority
KR
South Korea
Prior art keywords
memory address
address mapping
signals
generation circuit
pal
Prior art date
Application number
KR1019910007093A
Other languages
English (en)
Other versions
KR930009061B1 (ko
Inventor
양철훈
Original Assignee
김종길
주식회사 삼보컴퓨터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김종길, 주식회사 삼보컴퓨터 filed Critical 김종길
Priority to KR1019910007093A priority Critical patent/KR930009061B1/ko
Publication of KR920022102A publication Critical patent/KR920022102A/ko
Application granted granted Critical
Publication of KR930009061B1 publication Critical patent/KR930009061B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

메모리 어드레스 맵핑 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 시스템을 보인 블록도.
제3도는 주기억장치의 구조도.
제4도는 제2도의 일부를 상세히 도시한 도.

Claims (8)

  1. CPU, 주기억장치 등을 구비한 컴퓨터에 있어서, 시스템 버스로부터 다양한 정보를 받아 일정한 프로그램을 내장하고 있는 메모리 장치의 어드레스 맵을 형성하는 메모리 어드레스 맵핑 로직 회로를 더 포함하는 메모리 어드레스 맵핑 장치.
  2. 제1항에 있어서, 상기 메모리 어드레스 맵핑 로직 회로는 D·플립플롭과 PAL로 구성되는 메모리 어드레스 맵핑 장치.
  3. 제2항에 있어서, 상기 PAL은 ROM칩 선택 회로, 클록 발생 회로, 확장 메모리 어드레스 발생 회로 및 두번째 PAL의 칩인에이블 신호 발생 회로를 갖는 메모리 어드레스 맵핑장치.
  4. 제3항에 있어서, 상기 ROM 칩 선택 회로는 제어 신호, 시스템 데이타 및 시스템 어드레스 신호를 입력신호로 받는 4개의 OR 게이트와, 상기 4개의 OR게이트의 출력 신호를 입력 신호로 받는 하나의 AND 게이트로 이루어진 메모리 어드레스 맵핑 장치.
  5. 제3항에 있어서, 상기 클록 발생 회로는 제어 신호와 시스템 어드레스 신호를 입력 신호로 받는 하나의 OR게이트로 이루어진 메모리 어드레스 맵핑 장치.
  6. 제3항에 있어서, 상기 확장 메모리 어드레스 발생 회로는 제어 신호, 시스템 어드레스 신호 및 시스템 데이타를 입력 신호로 받는 두개의 AND 게이트와 상기 두개의 AND 게이트의 출력 신호를 입력 신호로 받아 메모리장치의 상위 어드레스를 발생하는 하나의 OR게이트로 이루어진 것을 복수개를 가지는 메모리 어드레스 맵핑 장치.
  7. 제3항에 있어서, 상기 두번째 PAL의 칩 인에이블 신호 발생 회로는 제어 신호 및 시스템 어드레스 신호를 입력 신호로 받는 하나의 OR 게이트로 이루어진 메모리 어드레스 맵핑 장치.
  8. 제1항 또는 제2항에 있어서, 상기 PAL은 정수 I 를 판단하여 먼저 R7을 액세스하도록 고나서 RI을 액세스하게 메모리 어드레스 F 및 E영역을 리드하고, 이어서 ROM의 내장 프로그램을 계속 사용할 것인가를 결정하는 논리 프로그램을 가지는 메모리 어드레스 맵핑 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910007093A 1991-05-02 1991-05-02 메모리 억세스 장치 KR930009061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910007093A KR930009061B1 (ko) 1991-05-02 1991-05-02 메모리 억세스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007093A KR930009061B1 (ko) 1991-05-02 1991-05-02 메모리 억세스 장치

Publications (2)

Publication Number Publication Date
KR920022102A true KR920022102A (ko) 1992-12-19
KR930009061B1 KR930009061B1 (ko) 1993-09-22

Family

ID=19313987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007093A KR930009061B1 (ko) 1991-05-02 1991-05-02 메모리 억세스 장치

Country Status (1)

Country Link
KR (1) KR930009061B1 (ko)

Also Published As

Publication number Publication date
KR930009061B1 (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
KR910005308A (ko) 반도체 메모리
KR890007162A (ko) 데이타 처리장치
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
AU623457B2 (en) Increasing options in locating rom in computer memory space
KR960012013A (ko) 동기형 반도체 기억 장치
KR840006092A (ko) 기억보호 검사방법 및 그 수행회로
KR850006746A (ko) 프로그램 가능판독 메모리장치 및 그를 이용한 메모리 시스템
KR950034777A (ko) 반도체 기억장치
KR850007154A (ko) Lsi메모리회로
US5202968A (en) Expansion system
KR920020433A (ko) 마이크로 콘트롤러 유닛
KR910006994A (ko) 센스 앰프회로
KR920022102A (ko) 메모리 어드레스 맵핑 장치
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR860004360A (ko) 원격통신시스템용 마이크로프로세서 인터페이스장치
KR850007713A (ko) 반도체 기억장치
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR860009421A (ko) 논리기능을 가진 기억회로
KR900002311A (ko) 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
KR960042328A (ko) 디지탈 출력의 제어회로
KR970023429A (ko) 반도체 메모리소자의 비트라인 방전방법
KR940017592A (ko) 메모리보드의 라이트 래치제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090902

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee