KR910010528A - 레지스터파일 ic - Google Patents
레지스터파일 ic Download PDFInfo
- Publication number
- KR910010528A KR910010528A KR1019890016416A KR890016416A KR910010528A KR 910010528 A KR910010528 A KR 910010528A KR 1019890016416 A KR1019890016416 A KR 1019890016416A KR 890016416 A KR890016416 A KR 890016416A KR 910010528 A KR910010528 A KR 910010528A
- Authority
- KR
- South Korea
- Prior art keywords
- register file
- output
- write
- read
- parallel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Static Random-Access Memory (AREA)
- Microcomputers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 래치의 회로도,
제4도는 본 발명의 어드레스 디코더의 회로도,
제5도는 본 발명의 출력 디코더의 회로도.
Claims (8)
- 4래치와 출력 디코더의 직렬 접속 4개를 병렬로 연결하여 하나의 메모리가 구성되도록 한 레지스터 파일 IC.
- 제1항에 있어서, 4래치는 2개의 AND게이트와 하나의 NOR게이트의 결합을 병렬로 2개 연결하고 인버터에 의해 두 출력값이 서로 상반되도록 한 래치를 4개 연결하여 구성함을 특징으로 하는 레지스터 파일 IC.
- 제1항에 있어서, 출력 디코더는 4개의 NAND게이트의 출력이 하나의 NAND 게이트를 통하여 출력되도록 구성함을 특징으로 하는 레지스터 파일 IC.
- 메모리의 입력단에는 데이터가 입력 PAD를 통하여 인가되고, 다른 입력단에는 쓰기 인에이블 신호 및 쓰기신호와 읽기 인에이블 신호 및 읽기신호가 각각 어드레스 디코더를 통하여 인가되며 출력단에서 출력 PAD를 통하여 데이터가 출력되도록 구성함을 특징으로 하는 레지스터 파일 IC.
- 제4항에 있어서, 어드레스디코더는 쓰기 인에이블 신호와 두 쓰기 신호가 인버터를 거치거나 직접 입력되는 NAND게이트와 이의 출력단에서 2개의 인버터를 거쳐 출력되도록 한 게이트 군을 4개 병렬로 연결하여 구성함을 특징으로 하는 레지스터 파일 IC.
- 제4항에 있어서, 어드레스 디코더를 통한 쓰기용 또는 읽기용 신호가 두개의 메모리로 공급되도록 하여 8입력 8출력의 레지스터 파일 IC를 구성함을 특징으로 하는 레지스터 파일 IC.
- 제6항에 있어서, 8입력 8출력 레지스터파일 IC를 2개 병렬로 연결하고, 쓰기 및 읽기 인에이블 신호와 읽기 신호와 입력 PAD와 인버터를 거쳐 인가되도록 하여 16입력 16출력의 레지스터 파일 IC를 구성함을 특징으로 하는 레지스터 파일 IC.
- 제6항에 있어서, 8입력 8출력 레지스터 파일 IC를 4개 병렬로 연결하고, 쓰기 및 읽기 인에이블 신호와 쓰기신호와 읽기신호가 입력PAD와 인버터를 거쳐 인가되도록 하여 32입력 32출력의 레지스터 파일 IC를 특징으로 하는 레지스터 파일 IC.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890016416A KR930000871B1 (ko) | 1989-11-13 | 1989-11-13 | 레지스터 파일 ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890016416A KR930000871B1 (ko) | 1989-11-13 | 1989-11-13 | 레지스터 파일 ic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010528A true KR910010528A (ko) | 1991-06-29 |
| KR930000871B1 KR930000871B1 (ko) | 1993-02-08 |
Family
ID=19291575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890016416A KR930000871B1 (ko) | 1989-11-13 | 1989-11-13 | 레지스터 파일 ic |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000871B1 (ko) |
-
1989
- 1989-11-13 KR KR1019890016416A patent/KR930000871B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930000871B1 (ko) | 1993-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067348A (ko) | 향상된 동기식 판독 및 기록 가능한 반도체 메모리 | |
| KR910005321A (ko) | 반도체 기억장치 | |
| KR940022561A (ko) | 반도체 메모리의 출력회로 | |
| KR880000862A (ko) | 데이터 전송회로 | |
| KR920003656A (ko) | 집적회로 | |
| KR840001410A (ko) | 프로그램 가능 논리장치 | |
| KR910010528A (ko) | 레지스터파일 ic | |
| KR870007511A (ko) | 데이타 판독회로 | |
| KR970055495A (ko) | 고속의 어드레스 입력을 위한 어드레스 버퍼 | |
| KR940002924A (ko) | 반도체 기억장치 | |
| KR960001999A (ko) | 메모리 뱅크 선택회로 | |
| KR910015930A (ko) | 더블 쉬프터 로직회로 | |
| KR890004361Y1 (ko) | 디램(dram) 선택조절회로 | |
| KR940012390A (ko) | 어드레스 디코딩회로 | |
| KR910017289A (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| KR940008120Y1 (ko) | 디스플레이용 메모리 제어회로 | |
| KR970051304A (ko) | 반도체 메모리 장치의 데이터 입 / 출력 회로 | |
| KR920012929A (ko) | 시스템 ic의 테스트 회로 | |
| JPS63245020A (ja) | デコ−ダ回路 | |
| KR970002667A (ko) | 데이타 입출력 제어 회로 | |
| KR910012880A (ko) | I/o 포트를 통한 메모리 팩 인터페이스 로직회로 | |
| KR870006477A (ko) | 고속 cpu와 dram의 인터페이스 회로 | |
| KR970051111A (ko) | 메모리 제어회로 | |
| KR880013066A (ko) | 쿼드유와트 칩 선택제어회로 | |
| KR920013103A (ko) | 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020131 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |