KR910017289A

KR910017289A - 마이컴의 제어에 의한 메모리 라이트 방지회로

Info

Publication number: KR910017289A
Application number: KR1019900003755A
Authority: KR
Inventors: 이형곤
Original assignee: 정용문; 삼성전자 주식회사
Priority date: 1990-03-20
Filing date: 1990-03-20
Publication date: 1991-11-05
Also published as: KR920003271B1

Abstract

내용 없음

Description

마이컴의 제어에 의한 메모리 라이트 방지회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 회로도, 제3도는 제2도의 각 부분의 동작파형도.

Claims

제1, 제2어드레스(A0-A6, B0-B6)와 제1액세스신호와 입출력 라이트신호와 입출력 리드신호와 제2액세스 신호와 메모리 라이트 신호와 소정의 데이타(D0)를 출력하는 마이컴 및 소정의 메모리(SRAM)를 구비한 메모리 라이트 방지회로에 있어서, 파워 온 리세트 또는 수동 리세트에 의한 리세트 신호와 상기 마이컴으로 부터 입력되는 제1액세스신호및 입출력 라이트신호를 입력하여 래치함으로써 제1라이트 인에이블신호(MRON)를 출력하는 모드조정부(10)와, 상기 마이컴으로부터 제1어드레스(A0-A6)를 입력단(Ia10-Ia12, Ia20-Ia23)에 입력하고 제2어드레스(B0-B6)를 입력단(Ib10-Ib12, Ib20-Ib23)에 입력하여 선택단(S)으로 입력되는 제2액세스신호에 의해 상기 제1어드레스(A0-A6)또는 제2어드레스(B0-B6)를 선택하여 출력단(Y10-Y23)으로 출력하는 멀티플렉서(20)와, 상기 멀티플렉스(20)의 출력단(Y10-Y23)과 상기 마이컴에 접속되어 상기 제1 또는 제2어드레스(A0-A6 또는 B0-B6)를 입력하여 제1어드레스(A0-A6)가 입력될때 상기 마이큼으로 부터 입력되는 입출력 라이트신호와 입출력 리드신호와 , 제2액세스신호에 의해 제1어드레스(A0-A6)의 번지에 상기 마이컴으로부터 입력되는 데이타(D0)를 기억하며 기억된 데이타를 상기 마이컴에 출력하며 제2어드레스(B0-B6)가 입력될때 상기 제2어드레스(B0-B6)에 해당되는 번지에 기억된 데이타를 제2라이트인에이블신호로써 출력하는 기억회로부(30)와, 상기 모드조정부(10)의 출력단과 상기 기억회로부(30)의 출력단에 접속되어 제1, 제2라이트 인에이블신호를 입력하며 상기 마이컴으로 부터 메모리 라이트신호를 입력하여 상기 제1, 제2라이트 인에이블신호와 메모리 라이트신호에 의해 소정의 메모리(SRAM)에 메모리 라이트 인에이블신호를 출력하는 메모리 라이트 제어부(40)로 구성됨을 특징으로 하는 메모리 라이트 방지회로.
제1항에 있어서, 상기 제2도의 구성중 모드조정부(10)가 상기 마이컴으로 부터 입력되는 제1액세스신호와 입출력라이트신호를 논리합하여 출력하는 오아게이트(G1)와, 세트단(S)과 데이타 입력단(D)이 전원전압(Vcc)에 접속되고 클럭단(CLK)이 상기 오아게이트(G1)의 출력단에 접속되어 파워 온 리세트 또는 수동리세트에 의한 리세트 신호를 리세트단(R)에 입력하여 리세트 되거나 상기 오아게이트(G1)의 출력에 의해 세트되어 제1라이트 인에이블신호를 출력단(Q)으로 출력하는 D플립플롭(12)으로 구성됨을 특징으로 하는 메모리 라이트 방지회로.
제1항에 있어서, 기억회로부(30)가 상기 마이컴으로 부터 입력되는 입출력 리드신호와 입출력 라이트신호를 입력하여 논리합하여 버퍼 인에이블 신호를 출력하는 오아게이트(G2)와, 상기 마이컴으로부터 입력되는 입출력 라이트신호와 제2액세스신호를 입력하여 논립합하여 출력하는 오아게이트(G3)와, 상기 멀티플렉서(20)의 출력단(Y10-Y23)에 입력단(A10-A16)이 접속되고 라이트 인에이블단이 상기 오아게이트(G3)의 출력단에 접속되어 상기 멀티플렉서(20)로 부터 제1어드레스(A0-A6)가 입력될 때 라이트 인에이블단에 입력되는 상기 오아게이트(G3)의 출력에 의해 라이트 인에이블되어 상기 제1어드레스(A0-A6)의 어드레스에 상기 마이컴으로 부터 입력단(Din)으로 입력되는 데이타(D0)를 기억하며, 제2어드레스(B0-V6)가 입력될때 제2어드레스(B0-B6)의 어드레스에 기억된 데이타를 제2라이트 인에이블신호로써 출력단(Dout)으로 출력하는 1비트 SRAM(42)과, 상기 1비트 SRAM(42)의 입력단(Din)과 출력단(Dout)사이에 접속되어 상기 버퍼 인에이블신호에 의해 인에이블되어 상기 1비트 SRAM(42)의 출력단(Dout)에서 출력되는 제2라이트 인에이블신호를 출력하는 3상태 버퍼(64)로 구성됨을 특징으로 하는 메모리 라이트 방지회로.
제1항에 있어서, 메모리 라이트 제어부(40)가 일 압력단이 상기 D플립플롭(12)의 출력단(Q)에 접속되어 상기 D플립플롭(12)의 출력단(Q)에서 출력되는 제1라이트 인에이블신호를 일 입력단에 입력하고 상기 마이컴에서 출력되는 메모리 라이트신호를 타입력단에 입력하여 논리합하여 출력하는 오아게이트(G5)와, 일 입력단이 상기 1비트 SRAM(42)의 출력단(Dout)에 접촉되어 상기 1비트 SRAM(42)의 출력단(Dout)에서 출력되는 제2라이트 인에이블 신호를 일 입력단에 입력하고 상기 메모리 라이트신호를 타 입력단에 입력하여 부논리합하여 출력하는 노아게이트(G6)와, 두 입력단이 상기 D플립플롭(12)의 출력단(Q)과 상기 노아게이트(G6)의 출력단에 각각 접속되어 상기 D플립플롭(12)에서 출력되는 제1라이트 인에이블신호와 상기 노아게이트(G6)의 출력을 부논리곱하여 출력하는 낸드게이트(G7)와, 두 입력단이 상기 오아게이트(G5)의 출력단과 상기 낸드게이트(G7)의 출력단에 각각 접속되어 상기 오아게이트(G5)의 출력과 상기 낸드게이트(G7)의 출력을 논리곱하여 메모리 라이트 인에이블신호를 출력하는 앤드게이트(G8)로 구성됨을 특징으로 하는 메모리 라이트 방지회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.