KR970004998B1 - 비교 기능을 가진 에스램(sram) - Google Patents

비교 기능을 가진 에스램(sram) Download PDF

Info

Publication number
KR970004998B1
KR970004998B1 KR1019940007746A KR19940007746A KR970004998B1 KR 970004998 B1 KR970004998 B1 KR 970004998B1 KR 1019940007746 A KR1019940007746 A KR 1019940007746A KR 19940007746 A KR19940007746 A KR 19940007746A KR 970004998 B1 KR970004998 B1 KR 970004998B1
Authority
KR
South Korea
Prior art keywords
data
output
input
comparison
pin
Prior art date
Application number
KR1019940007746A
Other languages
English (en)
Other versions
KR950030160A (ko
Inventor
이성근
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940007746A priority Critical patent/KR970004998B1/ko
Publication of KR950030160A publication Critical patent/KR950030160A/ko
Application granted granted Critical
Publication of KR970004998B1 publication Critical patent/KR970004998B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용없음.

Description

비교 기능을 가진 에스램(SRAM)
제1도는 본 발명에 의한 에스램 구조를 도시한 회로 구성도.
제2도는 본 발명에 의한 데이타 비교 결과를 도시한 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 데이타 센싱부 12 : 데이타 비교부
13 : 데이타 출력버퍼 14 : 데이타 입력버퍼
15 : 스위칭부
본 발명은 에스램(SRAM :Static Random Access Memory)구조에 관한 것으로 특히, 에스램을 레지스터(register)로 사용할 경우에 데이타 비교 기능을 수행하도록 하기 위하여 에스램 내부에 비교회로를 구현한 에스램 구조에 관한 것이다.
일반적으로 에스램을 레지스터로 사용하는데 있어서, 해당 레지스터에 저장되어 있는 데이타 값을 비교하고자 할 경우에는 비교 기능을 수행하기 위하여 소자의 외부에 추가적인 비교 로직과 클럭 사이클을 필요로 한다.
그러나, 본 발명에서는 기존의 에스램에 비교핀을 구현하여 정상 에스램 동작 및 비교 기능을 동시에 만족할 수 있도록 함으로써, 에스램 소자 외부에 추가적으로 구현해야 하는 비교 로직과 클럭 사이클을 절감하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에서는 에스램 소자의 데이타 센싱단과 데이타 출력단 사이에 비교 기능을 수행할 수 있는 비교단을 구현하고, 비교 동작을 제어하는 신호를 소자 내부로 인가하는 비교핀을 소자에 추가시켰다.
제1도는 본 발명에 의한 에스램 구조의 실시예를 도시한 회로 구성도로서, 센싱된 데이타가 출력되는 출력단에 데이타 버퍼링 기능과 비교 기능을 같이 구현하고, 비교핀으로 입력되는 비교신호에 의해 정상동작시의 입축력 패스와 비교 기능시의 입출력 패스가 스위칭되도록 구성한 것이다.
그 구성은 에스램 셀로부터 출력된 데이타(bitb, bit)를 센싱하는 데이타 센싱부(11)와, 데이타 비교 동작시 상기 데이타 센싱부(11)의 출력과 소자 외부로부터 입력핀(input)을 통해 입력된 데이타를 비교하는 데이타 비교부(12)와 정상적인 리드(read) 동작시- 출력버퍼 인에블신호(oeb)가 인에이빌되고 입력버퍼 인에이블신호(web)가 디스에이블된 상태- 에 상기 데이타 센싱부(11)의 출력을 소자 외부의 데이타 출력핀(output)으로 출력하는 데이타 출력버퍼(13)와, 정상적인 라이트 동작시-출력버퍼 인에이블(oeb)신호가 디스에이블되고 입력버퍼 인에이블신호(web)가 인에이블된 상태-에 소자 외부로부터 데이타 입력핀(input)을 통해 입력된 새로운 데이타를 버퍼링하여 소자 내부로 전달하는 데이타 입력버퍼(14), 와 비교핀을 통해 입력된 비교신호(compare)에 의해 제어되어 데이타 입출력 패스와 비교 패스를 스위칭하는 스위칭부(15)로 이루어져 있다.
상기 스위칭부(15)의 동작을 간단히 설명하면 정상적인 동작시는 비교신호(compare)가 디스에이블된 로직하이 상태를 유지하고 있으므로 데이타 출력버퍼(13)와 데이타 입력버퍼(14)에 연결된 전달 게이트(T2,T4)가 동작하여 입출력핀을 데이타 입출력버퍼(13,14)에 접속시키고, 데이타 비교 동작시는 비교신호(compare)가 인에이블된 로직로우 상태를 유지하고 있으므로 데이타 비교부(12)에 연결된 전달 게이트(T1,T3)가 동작하여 입출력핀을 데이타 비교부(12)에 접속시킨다.
데이타 비교 동작시에 데이타 센싱부(11)와 데이타 비교부(12)에서 데이타가 센싱, 비교되는 과정을 살펴보면, 초기에 데이타선(bit)에 하이 데이타가 전잘되었다고 가정한 상태에서 제어신호(cnt)가 로우 상태로 인에이블되어 센싱 동작이 시작되면 트랜지스터(MP1)를 통해 노드(N1)에 전하가 공급되고 동시에 로우 데이타가 전달된 데이타선(bitb)의 신호에 의해 트랜지스터(MP2)가 턴-온되어 노드(N2)에는 하이 상태가 인가되고, 로우 상태의 제어신호(cnt)에 의해 트랜지스터(MN1,MN2)가 턴-온되므로 도느(N3)는 로우 상태를 갖게 된다.
하이, 로우 상태를 유지하고 있는 노드(N2), 노드(N3)에 의해 비교부(12)의 트랜지스터(MN3,MN6)가 턴-온되므로 노드(N4)와 노드(N6)가 로우 상태로 천이하며, 이때 입력핀을 통해 인가된 신호의 로직 상태에 따라 비교부(12)의 출력노드(N7)에는 인가된 데이타와 데이타선(bit)의 데이타가 동일한 경우에는 로우 상태의 신호가 출력되고, 동일하지 않은 경우에는 하이 임피던스(high impedance) 상태의 신호가 출력된다.
데이타선(bitb,bit)에 전달된 데이타가 상기와 반대인 경우의 동작도 상기와 유사하게 이루어지며 상기의 경우와 마찬가지로, 입력핀(input)을 통해 인가된 데이타와 데이타선(bit)의 데이타가 동일한 경우에는 출력노드(N7)에 로우 상태의 신호가 출력되고, 동일하지 않은 경우에는 출력노드(N7)에 하이 임피던스 상태의 신호가 출력된다.
즉, 제1도의 전체적인 동작을 살펴보면, 정상적인 리드 동작시는 비교신호(compare)와 입력버퍼 인에어블신호(web)가 디스에이블되어 있는 반면에 출력버허 인에이블신호(oeb)는 인에이블되어 있으므로, 데이타선(bitb, bit)에 전달된 리드 데이타가 상기 데이타 센싱부(11)에서 센싱된 다음에 바로 데이타 출력버퍼(13)와 스위칭부(15)를 통해 소자 외부로 출력되고, 라이트 동작시는 비교신호(compare)와 출력버퍼 인에이블신호(oeb)가 디스에이블되어 있는 반면에 입력버퍼 인에이블신호(web)는 인에이블되어 있으므로, 스위칭부(15)를 지나 데이타 입력버퍼(14)에서 버퍼링된 새로운 데이타가 데이타선(bitb,bit)을 통해 셀에 저장되게 된다.
정상적인 리드/라이트 동작이 아닌 비교 동작인 경우에는 입력버퍼 인에이블신호(web)와 출력버퍼 인에이블신호(oeb)가 디스에이블되어 있고 비교신호(compare)은 인에이블되어 있으므로, 비교하고자 소자 외부로부터 데이타 입력핀(input)을 통해 인가된 신호가 스위칭부(15)를 거쳐 상기 데이타 비교부(12)로 전달되고, 그 신호는 데이타 비교부(12)에서 상기 데이타 센싱부(11)의 출력과 비교되어 데이타 출력핀(output)을 통해 소자 외부로 출력된다.
상기 제1도의 실시예를 통해 데이타 비교 동작을 수행하게 되면 그 비교출력은 우선, 어드레스 신호에 의해 선택된 셀의 데이타와 소자 외부로부터 인가된 데이타가 서로 동일한 경우에는 데이타 출력핀(output)에 로직로우 상태의 신호가 출력되고, 서로 동일하지 않은 경우에는 데이타 출력핀(output)에 하이임피던스 상태가 출력된다.
제2도는 상기의 비교 과정을 통해 출력된 신호의 파형도로서, 셀에 하이 데이타가 저장되어 있는 경우를 예로 들어 비교 결과를 도시한 것이다.
상술한 바와 마찬가지로, 입력핀(input)을 통해 인가된 데이타가 하이 상태를 갖음으로써 저장된 데이타(data)와 동일한 경우(B)에는 로우 상태의 신호가 출력되고, 입력핀(input)을 통해 인가된 데이타가 로우 상태를 갖게 되어 저장된 데이타(data)와 동일하지 않은 경우(A)에는 출력단의 캐패시턴에 의해 정해지는 일정 레벨의 하이 임피던스 상태의 신호가 출력된다.
이상, 제1도 및 제2도에서 설명한 바와 같이, 본 발명의 에스램 구조를 사용하게 되면 레지스터로 사용되는 에스램에서 각 레지스터의 값을 비교할 경우에 따로 소자 외부에 비교 로직을 구성하지 않고 에스램 자체에서 그 기능을 수행하도록 함으로써 추가되는 회로를 줄일 수 있고, 레지스터에 해당하는 셀을 읽으면서 바로 데이타 비교 동작을 수행할 수도 있으므로 클럭 사이클이 줄어드는 효과가 있다.

Claims (3)

  1. 레지스터로 사용되는 에스램이 소자 내부에서 자체적으로 데이타 비교 기능을 수행할 수 있도록 하기 위하여, 에스램 셀로부터 출력된 데이타를 센싱하는 데이타 센싱부와, 데이타 비교 동작시 상기 데이타 센싱부의 출력과 소자 외부로부터 입력핀을 통해 입력된 데이타를 비교하는 데이타 비교부와, 정상적인 리드 동작시에 상기 데이타 센싱부의 출력을 데이타 출력핀을 통해 소자 외부로 출력하는 데이타 출력버퍼와, 정상적인 라이트 동작시에 소자 외부로부터 데이타 입력핀을 통해 입력된 새로운 데이타를 버퍼링하여 소자 내부로 전달하는 데이타 입력버퍼와, 비교핀을 통해 입력된 비교신호에 의해 제어되어 데이타 입출력 패스와 비교 패스를 스위칭하는 스위칭부를 포함하는 것을 특징으로 하는 에스램.
  2. 제1항에 있어서, 상기 스위칭부는 정상적인 동작시는 데이타 출력버퍼와 데이타 입력버퍼에 연결된 전달 게이트를 동작시켜 입출력핀을 데이타 입출력버퍼에 접속시키고, 데이타 비교 동작시는 데이타 비교부에 연결된 절단 게이트를 동작시켜 입출력핀을 데이타 비교부에 접속시키는 것을 특징으로 하는 에스램.
  3. 제1항에 있어서, 데이타 비교 동작이 이루어지면 어드레스 신호에 의해 선택된 셀의 데이타와 소자 외부로부터 인가된 데이타가 서로 동일한 경우에는 데이타 출력핀에 로직로우 상태의 신호가 출력되고, 서로 동일하지 않은 경우에는 데이타 출력핀에 하이 임피던스 상태가 출력되는 것을 특징으로 하는 에스램.
KR1019940007746A 1994-04-13 1994-04-13 비교 기능을 가진 에스램(sram) KR970004998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007746A KR970004998B1 (ko) 1994-04-13 1994-04-13 비교 기능을 가진 에스램(sram)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007746A KR970004998B1 (ko) 1994-04-13 1994-04-13 비교 기능을 가진 에스램(sram)

Publications (2)

Publication Number Publication Date
KR950030160A KR950030160A (ko) 1995-11-24
KR970004998B1 true KR970004998B1 (ko) 1997-04-10

Family

ID=19380961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007746A KR970004998B1 (ko) 1994-04-13 1994-04-13 비교 기능을 가진 에스램(sram)

Country Status (1)

Country Link
KR (1) KR970004998B1 (ko)

Also Published As

Publication number Publication date
KR950030160A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
KR100284062B1 (ko) 반도체 기억회로
JP4574772B2 (ja) 検出回路および方法
KR100328673B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 리드 방법
KR950007141B1 (ko) 의사 스태틱 ram의 제어회로
US6920068B2 (en) Semiconductor memory device with modified global input/output scheme
KR970004998B1 (ko) 비교 기능을 가진 에스램(sram)
KR100327637B1 (ko) 버스트모드형반도체메모리장치
KR100527552B1 (ko) 반도체 메모리장치
US4800552A (en) Semiconductor memory device with reset signal generating circuit
US7120083B2 (en) Structure and method for transferring column address
KR100361656B1 (ko) 반도체 메모리 장치의 고전압 발생회로
JP2804212B2 (ja) 半導体記憶装置
KR100239713B1 (ko) 반도체 메모리의 데이타 입력회로
US7031200B2 (en) Data output apparatus for memory device
US7286424B2 (en) Semiconductor integrated circuit device
KR100278265B1 (ko) 스태틱 커런트 감소를 위한 반도체 메모리장치
KR0175281B1 (ko) 에스.램 인터페이스 회로
KR100265330B1 (ko) 고속 동작과 전류 감소를 위한 반도체 장치의 감지증폭기
KR100341156B1 (ko) 반도체 메모리
KR100247906B1 (ko) 반도체 메모리 장치의 데이타 처리방법 및 장치
KR940006073Y1 (ko) 데이타 판독회로
KR100192595B1 (ko) 반도체 메모리 장치의 데이타 입력버퍼
KR100498438B1 (ko) 반도체 메모리장치의 파우워 다운 제어회로
KR100525909B1 (ko) 데이터 입력 버퍼
KR0164799B1 (ko) 동일한 경로로 두가지 마스크 기능을 수행하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee