KR940012390A - 어드레스 디코딩회로 - Google Patents
어드레스 디코딩회로 Download PDFInfo
- Publication number
- KR940012390A KR940012390A KR1019920021137A KR920021137A KR940012390A KR 940012390 A KR940012390 A KR 940012390A KR 1019920021137 A KR1019920021137 A KR 1019920021137A KR 920021137 A KR920021137 A KR 920021137A KR 940012390 A KR940012390 A KR 940012390A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- output
- decoding circuit
- latch means
- outputting
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
본 발명은 반도체 메모리장치, 특히 다수개의 어드레스를 입력하여 디코딩신호를 출력하는 어드레스 디코딩회로에 관한 것으로, 외부에서 인가되는 어드레스를 받아들이는 어드레스 버퍼에서 직접 프리디코딩 신호를 출력하도록 하기 위하여, 입력 어드레스를 씨모오스 레벨로 정형하는 어드레스 입력단과, 상기 입력단의 출력을 래치하는 래치수단과, 상기 래치수단의 출력 및 그 반전출력을 논리곱으로 조합하여 출력하는 출력단을 구비하여, 별도의 프리디코딩 회로를 사용하지 않고 디코딩함으로써, 동작 스피드의 저하가 방지되고, 소자의 감소를 칩의 면적이 감소되고 소비전력이 줄어든 어드레스 디코딩회로를 제고한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 어드레스 디코딩회로.
Claims (3)
- 다수개의 어드레스 신호를 입력하여 디코딩신호를 출력하는 어드레스 디코딩 회로에 있어서, 외부에서 인가되는 어드레스 신호를 씨모오스 레벨로 정형하여 출력하는 다수개의 어드레스 입력단(31)과, 상기 입력단 각각의 출력이 래치되는 다수개의 레치수단(32)과, 상기 각 래치수단(32)의 출력 및 그 반전출력을 논리곱으로 조합하여 출력하는 출력단(34)을 구비함을 특징으로 하는 어드레스 디코딩회로.
- 제1항에 있어서, 상기 입력단(31)과 래치수단(32)이 래치제어신호에 따라 동작하는 전달게이트(33)를 더 구비함을 특징으로 하는 어드레스 디코딩 회로.
- 제1항에 있어서, 상기 출력단(34)이 각각의 조합된 신호를 입력하며 출력 제어신호에 의해 제어되는 다수개의 난드게이트와, 상기 각 난드게이트의 출력을 반전하는 다수개의 인버터로 이루러짐을 특징으로 하는 어드레스 디코딩 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021137A KR940012390A (ko) | 1992-11-11 | 1992-11-11 | 어드레스 디코딩회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021137A KR940012390A (ko) | 1992-11-11 | 1992-11-11 | 어드레스 디코딩회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940012390A true KR940012390A (ko) | 1994-06-23 |
Family
ID=67210944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920021137A KR940012390A (ko) | 1992-11-11 | 1992-11-11 | 어드레스 디코딩회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940012390A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569713B1 (ko) * | 1998-10-21 | 2006-09-18 | 삼성전자주식회사 | 듀얼 스캔 방식에서 소비 전력을 감소시키는 회로 |
| US7349287B2 (en) | 2005-12-28 | 2008-03-25 | Fujitsu Limited | Address decoder, storage device, processor device, and address decoding method for the storage device |
-
1992
- 1992-11-11 KR KR1019920021137A patent/KR940012390A/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569713B1 (ko) * | 1998-10-21 | 2006-09-18 | 삼성전자주식회사 | 듀얼 스캔 방식에서 소비 전력을 감소시키는 회로 |
| US7349287B2 (en) | 2005-12-28 | 2008-03-25 | Fujitsu Limited | Address decoder, storage device, processor device, and address decoding method for the storage device |
| KR100887220B1 (ko) * | 2005-12-28 | 2009-03-06 | 후지쯔 가부시끼가이샤 | 어드레스 디코더, 기억 장치, 처리 장치 및 기억장치에서의 어드레스 디코딩 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258666A (en) | CMOS clocked logic decoder | |
| JPS61294699A (ja) | Ｃｍｏｓトランジスタ回路 | |
| KR880011794A (ko) | 다이나믹형 디코우더 회로 | |
| KR960025725A (ko) | 반도체 메모리장치의 워드라인 디코딩회로 | |
| KR910014939A (ko) | 노이즈로 인한 오동작을 방지하기 위한 반도체 장치 | |
| KR880009373A (ko) | 반도체 기억장치 | |
| KR920003656A (ko) | 집적회로 | |
| KR910014940A (ko) | 반도체 기억장치 | |
| KR940012390A (ko) | 어드레스 디코딩회로 | |
| KR840001410A (ko) | 프로그램 가능 논리장치 | |
| KR0172420B1 (ko) | 고속의 어드레스 입력을 위한 어드레스 버퍼 | |
| KR970051151A (ko) | 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치 | |
| KR980005005A (ko) | 반도체 메모리 장치의 엑스 디코더 회로 | |
| KR890007290A (ko) | 레벨변환기를 구비한 반도체 메모리 장치 | |
| KR100427712B1 (ko) | 트윈컬럼디코더를갖는반도체메모리장치 | |
| KR970019061A (ko) | 데이타 출력버퍼 | |
| KR970051149A (ko) | 이중 워드라인 구조를 갖는 반도체 메모리장치 | |
| KR970024601A (ko) | 배타적 논리합 회로 | |
| KR20010003617A (ko) | 반도체메모리소자의 로우어드레스 디코딩 장치 | |
| KR920005158A (ko) | 동작상태 변화에 의한 오동작 방지회로를 부가한 sram | |
| KR970008182A (ko) | 디코딩타임을 줄이기 위한 입력버퍼 | |
| KR910021050A (ko) | 디코더 회로 | |
| KR970029108A (ko) | 버스드라이버 수를 절감한 버스드라이브 회로 | |
| KR960008840A (ko) | 메모리 소자의 라이트 제어신호 발생회로 | |
| KR930014570A (ko) | 출력버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |