KR980005005A - 반도체 메모리 장치의 엑스 디코더 회로 - Google Patents

반도체 메모리 장치의 엑스 디코더 회로 Download PDF

Info

Publication number
KR980005005A
KR980005005A KR1019960026322A KR19960026322A KR980005005A KR 980005005 A KR980005005 A KR 980005005A KR 1019960026322 A KR1019960026322 A KR 1019960026322A KR 19960026322 A KR19960026322 A KR 19960026322A KR 980005005 A KR980005005 A KR 980005005A
Authority
KR
South Korea
Prior art keywords
signal
word line
outputting
decoder
cell
Prior art date
Application number
KR1019960026322A
Other languages
English (en)
Other versions
KR100228424B1 (ko
Inventor
김재형
최재승
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960026322A priority Critical patent/KR100228424B1/ko
Priority to JP17894297A priority patent/JP3899387B2/ja
Priority to US08/882,196 priority patent/US5912857A/en
Publication of KR980005005A publication Critical patent/KR980005005A/ko
Application granted granted Critical
Publication of KR100228424B1 publication Critical patent/KR100228424B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 엑스 디코더에 걸리는 부하를 줄임으로서 소비 전력을 줄이고, 속도를 향상시킬 수 있는 고 효율의 엑스 디코더 회로에 관한 것으로, 각각 다수개의 메모리셀을 구비한 다수개의 셀스트링을 구비한 반도체 메모리장치에 있어서, 셀 스트링에 대응하여, 각각 다수개의 셀스트링중 해당하는 하나의 셀스트링을 선택하기 위한 신호를 출력하는 선택라인 디코더와, 다수개의 셀 스트링의 각 메모리셀들중 해당하는 하나의 메모리셀만을 선택하기 위한 워드라인 선택신호를 출력하는 워드라인 디코더와, 다수개의 셀 스트링에 대응하여, 선택라인의 출력신호에 따라 선택된 셀스트링으로 워드라인 디코더로부터 출력되는 워드라인 선택신호를 출력하기 위한 다수의 스위칭회로를 포함한다.

Description

반도체 메모리 장치의 엑스 디코더 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 엑스 디코더 회로를 나타낸 도면.

Claims (4)

  1. 각각 다수개의 메모리셀을 구비한 다수개의 셀스트링을 구비한 반도체 메모리 장치에 있어서, 상기 셀 스트링에 대응하여, 각각 다수개의 셀스트링중 해당하는 하나의 셀스트링을 선택하기 위한 신호를 출력하는 선택라인 디코더와, 다수개의 셀 스트링의 각 메모리셀들중 해당하는 하나의 메모리셀만을 선택하기 위한 워드라인 선택신호를 출력하는 워드라인 디코더와, 상기 다수개의 셀 스트링에 대응하여, 상기 선택라인의 출력신호에 따라 선택된 셀스트링으로 상기 워드라인 디코더로부터 출력되는 워드라인 선택신호를 출력하기 위한 다수의 스위칭회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 엑스 디코더 회로.
  2. 제1항에 있어서, 각 스위칭회로는 상기 선택라인 디코더로부터 출력신호를 입력하여 인에이블신호를 출력하는 인에이블수단과, 상기 인에이블수단에 의해 인에이블되어 상기 워드라인 디코더로부터 출력되는 워드라인 선택신호를 상기 선택된 셀 스트링으로 인가하기 위한 스위칭수단으로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 엑스 디코더 회로.
  3. 제1항에 있어서, 각 스위칭회로의 인에이블수단은 선택라인 디코더로부터 출력신호를 입력하여 논리 노아하기 위여 제1 인에이블신호로 출력하는 노아 게이트와, 상기 노아 게이트의 출력신호를 반전시켜 제2 인에이블 신호로 출력하기 위한 인버터로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 엑스 디코더 회로.
  4. 제2항에 있어서, 각 스위칭회로의 스위칭수단은 상기 인에이블수단의 제1 및 제2 인에이블신호에 의해 인에이블되어 워드라인 디코더로부터 출력되는 워드라인 선택신호를 셀스트링의 메모리셀로 인가하기 위한 다수개의 트랜스미션 게이트로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 엑스 디코더 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026322A 1996-06-29 1996-06-29 반도체 메모리 장치의 엑스 디코더 회로 KR100228424B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960026322A KR100228424B1 (ko) 1996-06-29 1996-06-29 반도체 메모리 장치의 엑스 디코더 회로
JP17894297A JP3899387B2 (ja) 1996-06-29 1997-06-19 半導体メモリ装置のデコーダー回路
US08/882,196 US5912857A (en) 1996-06-29 1997-06-25 Row decoder for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026322A KR100228424B1 (ko) 1996-06-29 1996-06-29 반도체 메모리 장치의 엑스 디코더 회로

Publications (2)

Publication Number Publication Date
KR980005005A true KR980005005A (ko) 1998-03-30
KR100228424B1 KR100228424B1 (ko) 1999-11-01

Family

ID=19465075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026322A KR100228424B1 (ko) 1996-06-29 1996-06-29 반도체 메모리 장치의 엑스 디코더 회로

Country Status (3)

Country Link
US (1) US5912857A (ko)
JP (1) JP3899387B2 (ko)
KR (1) KR100228424B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888194B2 (ja) * 1996-05-13 1999-05-10 日本電気株式会社 Ｘメインデコーダ回路
JPH11328965A (ja) * 1998-05-20 1999-11-30 Nec Corp 半導体記憶装置
KR100481857B1 (ko) 2002-08-14 2005-04-11 삼성전자주식회사 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
KR100562489B1 (ko) * 2002-11-11 2006-03-21 삼성전자주식회사 셔터 타이밍 조절 가능한 로우 디코더를 갖는 이미지 센서
JP4509765B2 (ja) * 2004-12-22 2010-07-21 株式会社東芝 Ｍｏｓ型半導体集積回路装置
GB201012631D0 (en) * 2010-07-28 2010-09-15 Isis Innovation Image sensor and method of sensing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2862584B2 (ja) * 1989-08-31 1999-03-03 株式会社東芝 不揮発性半導体メモリ装置
JP2586187B2 (ja) * 1990-07-16 1997-02-26 日本電気株式会社 半導体記憶装置
JP2635810B2 (ja) * 1990-09-28 1997-07-30 株式会社東芝 半導体記憶装置
KR950013342B1 (ko) * 1992-10-06 1995-11-02 삼성전자주식회사 반도체 메모리장치의 결함구제회로
US5369608A (en) * 1992-10-23 1994-11-29 Samsung Electronics Co., Ltd. Apparatus for relieving standby current fail of memory device
JP3272888B2 (ja) * 1993-12-28 2002-04-08 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
JPH1079195A (ja) 1998-03-24
JP3899387B2 (ja) 2007-03-28
US5912857A (en) 1999-06-15
KR100228424B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
KR950012729A (ko) 반도체 집적회로 장치
KR960035624A (ko) 본딩옵션용 워드라인전압 승압회로 및 그 방법
KR880010423A (ko) 반도체 기억장치
KR880003335A (ko) 각각이 3상태중 하나를 기억하는 메모리셀을 갖춘 판독전용기억(rom)장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR880009373A (ko) 반도체 기억장치
KR980005005A (ko) 반도체 메모리 장치의 엑스 디코더 회로
KR940007873A (ko) 반도체 메모리장치의 플레시 라이트 회로
KR910014940A (ko) 반도체 기억장치
KR970051170A (ko) 메모리 셀 어레이 및 그를 이용한 프로그램 방법
KR970060238A (ko) 플래쉬 메모리 장치
KR970003249A (ko) 플래쉬 메모리 장치
KR100427712B1 (ko) 트윈컬럼디코더를갖는반도체메모리장치
KR980004994A (ko) 정적전류 감소를 위한 반도체 메모리 장치
KR980004987A (ko) 반도체 메모리 장치의 프리차지(precharge)회로
KR970051164A (ko) 서브워드라인 드라이버를 갖는 반도체 메모리장치
KR980005054A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로
KR960042761A (ko) 셀 스트레스를 감소시키기 위한 반도체 메모리 장치의 열 디코더회로
KR970051336A (ko) 플래쉬 메모리 장치
KR970023415A (ko) 비트라인 구동회로
KR970051356A (ko) 플래쉬 메모리 장치
KR930010992A (ko) 반도체 메모리 장치
KR940012390A (ko) 어드레스 디코딩회로
KR930020444A (ko) 반도체 메모리장치의 워드라인 구동회로
KR970051325A (ko) 불휘발성 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee