KR960035624A - 본딩옵션용 워드라인전압 승압회로 및 그 방법 - Google Patents

본딩옵션용 워드라인전압 승압회로 및 그 방법 Download PDF

Info

Publication number
KR960035624A
KR960035624A KR1019950007512A KR19950007512A KR960035624A KR 960035624 A KR960035624 A KR 960035624A KR 1019950007512 A KR1019950007512 A KR 1019950007512A KR 19950007512 A KR19950007512 A KR 19950007512A KR 960035624 A KR960035624 A KR 960035624A
Authority
KR
South Korea
Prior art keywords
voltage
word line
output
boosting
line voltage
Prior art date
Application number
KR1019950007512A
Other languages
English (en)
Other versions
KR0158485B1 (ko
Inventor
정우섭
이호철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950007512A priority Critical patent/KR0158485B1/ko
Priority to JP8075707A priority patent/JPH08279289A/ja
Priority to US08/623,772 priority patent/US5673225A/en
Publication of KR960035624A publication Critical patent/KR960035624A/ko
Application granted granted Critical
Publication of KR0158485B1 publication Critical patent/KR0158485B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야.
본 발명은 활성화되는 워드라인의 갯수에 적응하여 워드라인전압을 가변적으로 승압하는 반도체 메모리의 본딩옵션용 워드라인전압 승압회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제.
종래의 경우 최대한의 워드라인이 활성화되는 경우에 맞도록 최대한으로 승압한 뒤 상기 최대한으로 승압된 워드라인전압을 소정레벨 방전하여 가변적으로 출력하였고 이에 따라 전력소비가 크고 노이즈발생이 큰 회로.
3. 발명의 해결방법의 요지.
본 발명에서는 출력되는 워드라인전압의 방전동작을 실행하지 않고 가산하는 회로구성을 사용하는 상기와 같은 문제점을 해결하였다.
4. 발명의 중요한 용도.
본 발명에 따른 워드라인전압 승압회로가 구현되므로서 전력소비가 줄어들고 노이즈발생이 억제되어 저전력을 소비하고 안정적인 반도체 메모리장치가 구현되었다.

Description

본딩옵션용 워드라인전압 승압회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 본딩옵션용 워드라인전압 승압회로의 회로도, 제4도는 제3도의 동작 타이밍도.

Claims (5)

  1. 활성화되는 워드라인의 갯수가 변함에 따라 출력전압레벨이 가변되는 반도체 메모리 본딩옵션용 워드라인전압 승압회로에 있어서, 활성화신호에 응답하여 제1전압레벨로 프리차아지된 전압을 제2전압레벨로 승압하여 출력하는 승압수단과, 상기 활성화신호 및 모드동작신호를 입력하여 활성화되는 워드라인의 갯수가 커짐에 따라 상기 제2전압레벨의 출력전압에 소정의 전압을 가산하여 제3전압레벨이 출력되게 하는 출력전압가산수단과, 상기 승압수단 및 출력전압가산수단의 출력이 충분히 출력라인으로 출력되게 하는 드라이버수단을 구비함을 특징으로 하는 워드라인전압 승압회로.
  2. 제1항에 있어서, 상기 구동수단이 부트스트랩회로에 의해 제어됨을 특징으로 하는 워드라인전압 승압회로.
  3. 제1항에 있어서, 상기 출력전압가산수단이 적어도 하나이상을 구비함을 특징으로 하는 워드라인전압 승압회로.
  4. 활성화되는 워드라인의 갯수가 변화함에 따라 출력되는 워드라인 승압전압의 전압레벨을 가변하는 본딩옵션용 워드라인전압 승압회로의 출력전압 승압방법에 있어서, 최소의 워드라인이 활성화되는 제1모드에서는 승압수단을 이용하여 제2전압레벨의 전압이 출력되게 하는 제1모드동작과, 활성화되는 워드라인의 갯수가 변화하여 출력되는 워드라인의 갯수가 커짐에 따라 출력전압가산수단에서 발생되는 전압을 가산하여 그에 적응적인 전압이 출력되게 하는 타모드동작으로 동작됨을 특징으로 하는 본딩옵션용 워드라인전압 승압 회로의 워드라인전압 승압방법.
  5. 제4항에 있어서, 상기 제3전압레벨은 활성화되는 워드라인의 갯수가 커짐에 따라 커짐을 특징으로 하는 본딩옵션용 워드라인전압 승압회로의 출력전압 승압방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007512A 1995-03-31 1995-03-31 본딩옵션용 워드라인전압 승압회로 KR0158485B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950007512A KR0158485B1 (ko) 1995-03-31 1995-03-31 본딩옵션용 워드라인전압 승압회로
JP8075707A JPH08279289A (ja) 1995-03-31 1996-03-29 ワード線電圧昇圧回路
US08/623,772 US5673225A (en) 1995-03-31 1996-03-29 Word line voltage boosting circuit and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007512A KR0158485B1 (ko) 1995-03-31 1995-03-31 본딩옵션용 워드라인전압 승압회로

Publications (2)

Publication Number Publication Date
KR960035624A true KR960035624A (ko) 1996-10-24
KR0158485B1 KR0158485B1 (ko) 1999-02-01

Family

ID=19411291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007512A KR0158485B1 (ko) 1995-03-31 1995-03-31 본딩옵션용 워드라인전압 승압회로

Country Status (3)

Country Link
US (1) US5673225A (ko)
JP (1) JPH08279289A (ko)
KR (1) KR0158485B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634412B1 (ko) * 2004-09-02 2006-10-16 삼성전자주식회사 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848314B2 (ja) * 1996-02-28 1999-01-20 日本電気株式会社 半導体記憶装置
EP0928003B1 (en) * 1997-12-31 2005-09-21 STMicroelectronics S.r.l. Row decoder circuit for an electronic memory device, particularly for low voltage applications
US6055192A (en) * 1998-09-03 2000-04-25 Enhanced Memory Systems, Inc. Dynamic random access memory word line boost technique employing a boost-on-writes policy
US6215708B1 (en) 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6373753B1 (en) 1999-02-13 2002-04-16 Robert J. Proebsting Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD
KR100542709B1 (ko) * 2003-05-29 2006-01-11 주식회사 하이닉스반도체 반도체 메모리 소자의 부스팅 회로
US6995596B2 (en) * 2003-10-14 2006-02-07 Sun Microsystems, Inc. Process and skew tolerant precharge circuit
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US8031549B2 (en) * 2008-09-19 2011-10-04 Freescale Semiconductor, Inc. Integrated circuit having boosted array voltage and method therefor
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7855923B2 (en) * 2008-10-31 2010-12-21 Seagate Technology Llc Write current compensation using word line boosting circuitry
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896297A (en) * 1987-10-23 1990-01-23 Mitsubishi Denki Kabushiki Kaisha Circuit for generating a boosted signal for a word line
JP2805973B2 (ja) * 1990-05-11 1998-09-30 日本電気株式会社 ブートストラップ回路
JPH0442494A (ja) * 1990-06-08 1992-02-13 Nec Corp Ｍｏｓダイナミックｒａｍ
US5246333A (en) * 1991-07-22 1993-09-21 Bowlin William P Automatic stick laying apparatus
US5255224A (en) * 1991-12-18 1993-10-19 International Business Machines Corporation Boosted drive system for master/local word line memory architecture
JP2959273B2 (ja) * 1992-05-15 1999-10-06 日本電気株式会社 半導体メモリ装置
JPH07201173A (ja) * 1993-12-28 1995-08-04 Matsushita Electron Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634412B1 (ko) * 2004-09-02 2006-10-16 삼성전자주식회사 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치

Also Published As

Publication number Publication date
KR0158485B1 (ko) 1999-02-01
US5673225A (en) 1997-09-30
JPH08279289A (ja) 1996-10-22

Similar Documents

Publication Publication Date Title
KR960035624A (ko) 본딩옵션용 워드라인전압 승압회로 및 그 방법
KR970003400A (ko) 반도체 메모리장치의 데이타 출력버퍼
KR940012394A (ko) 번인 모드에서 분리게이트의 신뢰성 개선회로
KR930018726A (ko) 반도체 집적회로 장치
JPH04287418A (ja) 半導体集積回路
KR860008561A (ko) 부우스터(booster)회로
KR970051107A (ko) 내부전원전압 공급장치
KR970023446A (ko) 네가티브 전압 구동 회로
KR970029788A (ko) 반도체메모리장치의 내부전원공급장치
KR970071824A (ko) 워드 라인 드라이버 회로
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR920018754A (ko) 반도체 메모리 회로
KR970029837A (ko) 승압회로를 갖는 기억장치 및 승압회로 제어방법
US6721210B1 (en) Voltage boosting circuit for a low power semiconductor memory
KR980005005A (ko) 반도체 메모리 장치의 엑스 디코더 회로
KR950022114A (ko) 프리차지 전압 발생회로
JP3779403B2 (ja) 半導体メモリ装置の電圧昇圧回路
KR100688513B1 (ko) 반도체 메모리 장치의 승압전압 발생 회로 및 방법
KR960001109B1 (ko) 분산 배치된 매스터 로오 클럭 발생회로를 갖는 반도체 메모리 소자
KR930010989A (ko) 반도체 메모리 장치의 승압 보상 회로
KR920022664A (ko) 기판 전압 발생회로의 구동방법
KR930020444A (ko) 반도체 메모리장치의 워드라인 구동회로
KR970023366A (ko) 반도체 장치의 승압(voltage boosting)방법
KR940026960A (ko) 반도체 메모리 장치의 데이타 출력 구동회로
KR970017643A (ko) 고전압 발생기를 가지는 반도체 메모리 장치의 초기 충전회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee