KR970071824A - 워드 라인 드라이버 회로 - Google Patents
워드 라인 드라이버 회로 Download PDFInfo
- Publication number
- KR970071824A KR970071824A KR1019970012990A KR19970012990A KR970071824A KR 970071824 A KR970071824 A KR 970071824A KR 1019970012990 A KR1019970012990 A KR 1019970012990A KR 19970012990 A KR19970012990 A KR 19970012990A KR 970071824 A KR970071824 A KR 970071824A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- word line
- transistor
- voltage
- driver circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 메모리 집적 회로에서 워드 라인 드라이버를 구동하는 개선된 방법과 회로에 관한 것이다. 아이솔 레이션 트랜지스터의 게이드 단자를 고전력 공급 정전압에 연결하는 대신에, 본 발명은 순간적으로 게이트 단자 전압을 워드 라인 드라이버 트랜지스터의 게이트 단자로 이동되도록 폴 로직 하이 전압을 부스트하는 것이다. 그때, 워드 라인 드라이버 트랜지스터의 드레인 단자 신호가 접지로부터 전력 공급 레벨 위의 전압으로 부스트되기 전에, 아이솔레이션 트랜지스터의 게이트 단자 전압은 그의 본래 레벨로 감소된다. 따라서, 최대로 부스트된 전압이 워드 라인 드라이버 트랜지스터의 게이트 단자에서 트랩되어, 워드 라인 드라이버 트랜지스터의 구동력을 개선시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 따른 워드 라인 드라이버 회로를 도시한 도면.
Claims (7)
- 워드 라인에 연결된 출력단자와 입력단자를 갖는 워드 라인 드라이버 회로에 있어서, 사익 워드 라인 드라이버는, 상기 입력단자에 연결된 제1단자를 갖는 아이솔레이션 트랜지스터와, 상기 아이솔레이션 트랜지스터의 제2단자에 연결된 게이트 단자와, 부스트 신호에 연결된 제1단자와, 상기 워드 라인에 연결된 제2단자를 갖는 워드 라인 드라이버 트랜지스터를 구비하며, 상기 아이솔레이션 트랜지스터의 상기 게이트 단자전압을 로직 하이 전압 레벨 위로 순간적으로 부스트되는 것을 특징으로 하는 워드 라인 드라이버 회로.
- 제1항에 있어서, 상기 워드 라인 드라이버 회로는 상기 아이솔레이션 트랜지스터의 게이트 단자에 연결된 출력 단자를 갖는 아이솔레이션 트랜지스터 드라이버 회로를 추가로 구비하며, 상기 아이솔레이션 트랜지스터 드라이버 회로는 상기 로직 하이 전압 레벨로부터 상기 로직 하이 전압 레벨 위의 전압으로 출력단자 전압을 순간적으로 부스트되는 것을 특징으로 하는 워드 라인 드라이버 회로.
- 제2항에 있어서, 상기 워드 라인 드라이버 회로는, 상기 워드 라인 드라이버 입력 단자에 연결된 입력단자와 출력단자를 갖는 인버터와, 상기 인버터의 상기 출력단자에 연결된 게이트 단자와, 워드 라인에 연결된 제1단자와, 저전력 공급전압에 연결된 제2단자를 갖는 풀-다운 트랜지스터를 추가로 구비하는 것을 특징으로 하는 워드 라인 드라이버 회로.
- 제2항에 있어서, 상기 아이솔레이션 트랜지스터 드라이버 회로는, 크로스 연결된 게이트와 드레인 단자. 및 고전력 공급전압에 연결된 소스단자를 갖는 제1 및 제2트랜지스터와, 상기 제1트랜지스터의 드레인 단자에 연결되 제1단자를 갖는 제1캐패시터와, 상기 제2트랜지스터의 드레인 단자와 상기 아이솔레이션 트랜지스터 드라이버 회로의 상기 출력 단자에 연결된 제1단자를 갖는 제2캐패시터와, 상기 제1캐패시터의 제2단자에 연결된 입력 단자와 상기 제2캐패시터의 제2단자에 연결된 출력 단자를 갖는 인버터를 구비하는 것을 특징으로 하는 워드 라인 드라이버 회로.
- 제4항에 있어서, 상기 워드 라인 드라이버 회로는 상기 제1 및 제2트랜지스터에 평행하게 연결된 제1 및 제2다이오드 연결된 트랜지스터를 추가로 구비하는 것을 특징으로 하는 워드 라인 드라이버 회로.
- 입력 선택 신호를 수용하는 제1단자와, 제2단자, 및 게이트 단자를 갖는 제1트랜지스터와, 부스트된 신호를 수용하는 제1단자와, 워드 라인에 연결된 제2단자와, 상기 제1트랜지스터의 상기 제2단자에 연결된 게이트 단자를 갖는 제2트랜지스터와, 상기 제1트랜지스터의 상기 제1단자에 연결된 입력단자와 출력 단자를 갖는 인버터와, 상기 워드 라인에 연결된 제1단자와, 기준 전압에 연결된 제2단자와, 상기 인버터의 출력단에 연결된 게이트 단자를 갖는 제3트랜지스터와, 상기 제1트랜지스터의 상기 게이트 단자에 연결된 출력단을 갖는 드라이버 회로를 구비하며, 상기 드라이버 회로는 상기 트랜지스터의 게이트 단자 전압을 로직 하이 기준 전압으로부터 상기 로직 하이 기준 전압 위로 부스트시키는 것을 특징으로 하는 워드 라인 드라이버 회로.
- 메모리 회로에서 워드 라인을 구동하는 방법에 있어서, (A)워드 라인을 선택하는 단계와, (B)상기 선택된 워드 라인에 대응하는 워드라인 드라이버 회로 내의 아이솔레이션 트랜지스터의 입력단자에 로직 하이 전압을 인가하는 단계와, (C)상기 아이솔레이션 트랜지스터의 채널 사이와 워드라인 드라이버 트랜지스터의 게이트 단자에 풀 로직 하이 전압을 전달하기 위해, 상기 아이솔레이션 트랜지스터의 게이트 단자 전압을 상기 로직 하이 전압 이상으로 부트스트래핑시키는 단계와; (D)상기 아이솔레이션 트랜지스터의 상기 게이트 단자 전압이 원래의 전압 레벨로 감소된 후, 상기 워드 라인 드라이버 트랜지스터의 드레인 단자 전압을 로직 하이 전압 레벨 위의 전압으로 부스트하는 단계를 구성되는 것을 특징으로 하는 워드 라인 구동 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/630,310 | 1996-04-10 | ||
US08/630,310 US5737267A (en) | 1996-04-10 | 1996-04-10 | Word line driver circuit |
US8/630,310 | 1996-04-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970071824A true KR970071824A (ko) | 1997-11-07 |
KR100282082B1 KR100282082B1 (ko) | 2001-02-15 |
Family
ID=24526668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970012990A KR100282082B1 (ko) | 1996-04-10 | 1997-04-09 | 워드 라인 드라이버 회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5737267A (ko) |
EP (1) | EP0801396A3 (ko) |
JP (1) | JPH10125060A (ko) |
KR (1) | KR100282082B1 (ko) |
CN (1) | CN1167987A (ko) |
TW (1) | TW344818B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19841445C2 (de) * | 1998-09-10 | 2002-04-25 | Infineon Technologies Ag | Halbleiter-Schaltungsanordnung |
JP4439185B2 (ja) * | 2003-02-07 | 2010-03-24 | パナソニック株式会社 | 半導体記憶装置 |
US7345946B1 (en) * | 2004-09-24 | 2008-03-18 | Cypress Semiconductor Corporation | Dual-voltage wordline drive circuit with two stage discharge |
KR100656470B1 (ko) | 2006-02-07 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 드라이버 제어장치 및 방법 |
JP2011044186A (ja) * | 2009-08-19 | 2011-03-03 | Oki Semiconductor Co Ltd | ワード線駆動装置 |
US8599618B2 (en) * | 2011-12-02 | 2013-12-03 | Cypress Semiconductor Corp. | High voltage tolerant row driver |
CN115691595B (zh) * | 2021-07-29 | 2024-07-05 | 长鑫存储技术有限公司 | 字线驱动器电路及存储器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3179848B2 (ja) * | 1992-03-27 | 2001-06-25 | 三菱電機株式会社 | 半導体記憶装置 |
JPH06267275A (ja) * | 1993-03-10 | 1994-09-22 | Fujitsu Ltd | センスアンプ制御回路及びセンスアンプ制御方法 |
KR960011206B1 (ko) * | 1993-11-09 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 워드라인구동회로 |
-
1996
- 1996-04-10 US US08/630,310 patent/US5737267A/en not_active Expired - Lifetime
-
1997
- 1997-03-20 TW TW086103654A patent/TW344818B/zh active
- 1997-04-08 EP EP97105748A patent/EP0801396A3/en not_active Withdrawn
- 1997-04-09 KR KR1019970012990A patent/KR100282082B1/ko not_active IP Right Cessation
- 1997-04-10 JP JP9091780A patent/JPH10125060A/ja active Pending
- 1997-04-10 CN CN97103778A patent/CN1167987A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1167987A (zh) | 1997-12-17 |
JPH10125060A (ja) | 1998-05-15 |
EP0801396A3 (en) | 1998-12-16 |
KR100282082B1 (ko) | 2001-02-15 |
EP0801396A2 (en) | 1997-10-15 |
TW344818B (en) | 1998-11-11 |
US5737267A (en) | 1998-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0653760A2 (en) | Voltage boosting circuit | |
KR950015380A (ko) | 반도체 메모리장치의 워드라인구동회로 | |
KR970003400A (ko) | 반도체 메모리장치의 데이타 출력버퍼 | |
KR960035624A (ko) | 본딩옵션용 워드라인전압 승압회로 및 그 방법 | |
KR0121131B1 (ko) | 반도체 메모리장치의 구동회로 | |
KR970051270A (ko) | 반도체 메모리 장치의 워드라인 구동 방법 | |
KR960015568A (ko) | 승압전위 발생회로 | |
KR860008561A (ko) | 부우스터(booster)회로 | |
KR970071824A (ko) | 워드 라인 드라이버 회로 | |
KR960002358A (ko) | 프로그램 전압이 상승하는 시간이 짧은 반도체 기억장치 | |
KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
KR930003150A (ko) | 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치 | |
KR970051254A (ko) | 반도체 메모리장치의 센스앰프 회로 | |
US6721210B1 (en) | Voltage boosting circuit for a low power semiconductor memory | |
US5850363A (en) | Voltage boosting circuit having dual precharge circuits in semiconductor memory device | |
EP1153393B1 (en) | Improved word line boost circuit | |
US5467054A (en) | Output circuit for multibit-outputting memory circuit | |
KR100224789B1 (ko) | 고전위 발생 회로 | |
KR960042727A (ko) | 반도체 메모리의 전압 부스팅회로 | |
KR960042747A (ko) | 반도체 메모리의 워드라인 제어회로 | |
KR970017643A (ko) | 고전압 발생기를 가지는 반도체 메모리 장치의 초기 충전회로 | |
KR930020444A (ko) | 반도체 메모리장치의 워드라인 구동회로 | |
KR970051095A (ko) | 챠지펌프 회로 | |
KR970029823A (ko) | 펌핑전압 발생회로 | |
KR930010989A (ko) | 반도체 메모리 장치의 승압 보상 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |