KR970029788A - 반도체메모리장치의 내부전원공급장치 - Google Patents
반도체메모리장치의 내부전원공급장치 Download PDFInfo
- Publication number
- KR970029788A KR970029788A KR1019950040556A KR19950040556A KR970029788A KR 970029788 A KR970029788 A KR 970029788A KR 1019950040556 A KR1019950040556 A KR 1019950040556A KR 19950040556 A KR19950040556 A KR 19950040556A KR 970029788 A KR970029788 A KR 970029788A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- internal voltage
- internal
- bank
- internal power
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체장치의 내부전원공급장치에 관한 것으로서, 반도체칩의 외부에서 공급되는 어드레스신호(RA1-RAn)를 입력하여 메모리뱅크 활성화신호(BANKE1, BANKE2)를 출력하는 뱅크선택부(20)와 상기 메모리뱅크활성화신호에 응답하여서 선택적으로 활성화되는 복수의 메모리뱅크(31,32)를 구비한 메모리뱅크부(30)를 포함하는 반도체메모리장치의 내부전원공급장치의 구성은, 상기 메모리뱅크활성화신호와 내부전압변환기인에이블신호(PAIVCE)에 응답하여서 상기 활성화된 메모리뱅크에 대응하는 내부전압을 출력하는 전원공급수단(40)을 포함한다. 상술한 본 발명에 따른 내부전원공급장치에 의하면, 하나의 메모리뱅크에 적합한 내부전압을 발생하는 내부전원변환기가 복수의 메모리뱅크에 각각 대응하여 설치되어 있고 그리고 활성화된 메모리뱅크에 대응하는 내부전원변환기만이 작동되게 하여서 그 내부전원변환기에서 발생하는 전류소모를 효과적으로 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 내부전원공급장치가 구현된 반도체메모리장치의 회로구성을 보여주는 개략적 블럭도.
제4도는 본 발명의 제1실시예에 따른 내부전원공급장치의 구성을 보여주는 회로도.
Claims (15)
- 반도체칩의 외부에서 공급되는 어드레스신호(RA1-RAn)를 입력하여 메모리뱅크활성화신호(BANKE1,BANKE2)를 출력하는 뱅크선택부(20)와 상기 메모리뱅크활성화신호에 응답하여서 선택적으로 활성화되는 복수의 메모리뱅크(31,32)를 구비한 메모리뱅크부(30)를 포함하는 반도체메모리장치의 내부전원공급장치에 있어서, 상기 메모리뱅크활성화신호와 내부전압변환기인에이블신호(PAIVCE)에 응답하여서 상기 활성화된 메모리뱅크에 대응하는 내부전압을 출력하는 전원공급수단(40)을 구비함을 특징으로 하는 내부전원공급장치.
- 제1항에 있어서, 상기 전원공급수단(40)은 적어도 하나 이상의 복수의 내부전압변환기를 포함하는 것을 특징으로 하는 내부전원공급장치.
- 제1항에 있어서, 상기 복수의 내부전압변환기(41,42)는 동일한 회로구성을 갖고 있고 그리고 각 메모리뱅크에 적합한 내부전압을 발생하는 것을 특징으로 하는 내부전원공급장치.
- 제1항에 있어서, 상기 반도체칩의 외부에서 공급되는 행 어드레스 스트로브신호(/RAS)에 응답하여서 상기 내부전압변환기인에이블신호(PAIVCE)를 발생하는 인에이블신호발생수단을 부가하는 것을 특징으로 하는 내부전원공급장치.
- 제2항에 있어서, 상기 내부전압변환기는 기준전압(VREFP)과 출력전압인 내부전압(IVC)의 전압차에 따라 상기 내부전압이 상기 기준전압의 레벨이 되기까지 차동증폭동작을 계속해서 진행하는 차동증폭기(16,17)와, 상기 차동증폭기의 전위차를 검출하는 PMOS 트랜지스터(15)와, 상기 논리수단(40)에서 제공되는 제어신호에 의해 상기 차동증폭동작을 제어하는 제1스위칭부(18) 및, 상기 내부전압이 상기 기준전압과 동일하게 될때까지의 등화동작을 계속해서 진행하는 복수의 PMOS 트랜지스터(11-14)를 포함하는 것을 특징으로 하는 내부전원공급장치.
- 제5항에 있어서, 상기 차동증폭기와 상기 제1스위칭부(18)는 전류원으로 작동하는 것을 특징으로 하는 동기 반도체장치의 내부전원공급장치.
- 제5항 또는 제6항에 있어서, 상기 차동증폭기는 서로 병렬접속된 제1NMOS 트랜지스터(16)와 제2NMOS트랜지스터(17)로 구성되어 있는 것을 특징으로 하는 동기 반도체장치의 내부전원공급장치.
- 제6항에 있어서, 상기 전류원은 상기 차동증폭기의 제1NMOS 트랜지스터(16)는 상기 제1스위칭부(18)와 직렬로 접속되어 있고, 그리고 상기 차동증폭기의 NMOS 트랜지스터(17)는 상기 제1스위칭수단(18)과 직렬로 접속되어 있는 것을 포함하는 것을 특징으로 하는 동기 반도체장치의 내부전원공급장치.
- 제5항에 있어서, 상기 뱅크인에이블신호(BANKE)에 응답하여 제어되고, 그리고 상기 차동증폭기를 제어하는 상기 제1스위칭수단(18)과 접지전원사이에 직렬로 접속되어 있는 제2스위칭수단을 부가하는 것을 특징으로 하는 내부전원공급장치.
- 제9항에 있어서, 상기 제1스위칭수단은 게이트를 통하여 상기 액티브 내부전압변환기인에이블신호(PAlVCE)가 입력되는 NMOS 트랜지스터(18)를 구비하고, 그리고 상기 제2스위칭수단은 게이트를 통하여 상기 뱅크인에이블신호(BANKE)가 입력되는 NMOS 트랜지스터(61)를 구비하는 것을 특징으로 하는 내부전원공급장치.
- 제9항에 있어서, 상기 제1스위칭수단(18)은 상기 차동증폭기에 병렬로 접속된 적어도 두개의 NMOS트랜지스터(18a,18b)를 구비하고 있고, 그리고 상기 제2스위칭수단(60)은 상기 NMOS 트랜지스터(18a,18b)와 접지전원사이에 직렬로 설치되어 있고 그리고 뱅크선택신호인 제1, 2뱅크인에이블신호(BANKE1,BANKE2)에 의해 각각 제어되는 서로 병렬접속된 적어도 두개의 NMOS 트랜지스터(61a,61b)를 구비하고 있는 것을 특징으로 하는 내부전원공급장치.
- 제5항에 있어서, 상기 내부전압변환수단은 상기 외부전원(VEXT)과 상기 출력단(19) 사이에 접속되어서 뱅크인에이블신호에 의해 상기 출력단(19)으로부터 내부전압의 크기를 결정하여 출력하는 내부전압출력제어수단을 부가하는 것을 특징으로 하는 내부전원공급장치.
- 제12항에 있어서, 상기 내부전압출력제어수단은 상기 외부전원(VEXT)과 상기 출력단(19) 사이에 접속되어 있고 그리고 제1뱅크인에이블신호(BANKE1)에 의해서 상기 내부전압의 출력을 제어하는 제1내부전압출력수단(70)과, 상기 외부전원(VEXT)과 상기 출력단(19) 사이에 접속되어 있고 그리고 제2뱅크인에이블신호(BANKE2)에 의해서 상기 내부전압의 출력을 제어하는 제2내부전압출력수단(80)을 포함하는 것을 특징으로하는 내부전원공급장치.
- 제13항에 있어서, 상기 제1내부전압출력수단(70)은 상기 외부전원과 상기 출력단사이에 직렬로 접속된 두개의 PMOS 트랜지스터(71,72)와 이 트랜지스터(71)의 게이트에 상기 제1뱅크인에이블신호(BANKEl)의 위상을 반전하여 제공하는 인버터(73)를 포함하는 것을 특징으로 하는 내부전원공급장치.
- 제13항에 있어서, 상기 제2내부전압출력수단(80)은 상기 외부전원과 상기 출력단사이에 접속된 PMOS트랜지스터(81)와 이 트랜지스터(81)의 게이트에 상기 제2뱅크인에이블신호(BANKE2)의 위상을 반전하여 제공하는 인버터(82)를 포함하는 것을 특징으로 하는 내부전원공급장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950040556A KR0173953B1 (ko) | 1995-11-09 | 1995-11-09 | 반도체메모리장치의 내부전원공급장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950040556A KR0173953B1 (ko) | 1995-11-09 | 1995-11-09 | 반도체메모리장치의 내부전원공급장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970029788A true KR970029788A (ko) | 1997-06-26 |
KR0173953B1 KR0173953B1 (ko) | 1999-04-01 |
Family
ID=19433579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950040556A KR0173953B1 (ko) | 1995-11-09 | 1995-11-09 | 반도체메모리장치의 내부전원공급장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0173953B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100437463B1 (ko) * | 2002-07-18 | 2004-06-23 | 삼성전자주식회사 | 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법 |
KR100480558B1 (ko) * | 1997-07-24 | 2005-06-13 | 삼성전자주식회사 | 내부전압발생회로및이를구비한반도체메모리장치 |
KR100566351B1 (ko) * | 1998-07-16 | 2006-03-31 | 후지쯔 가부시끼가이샤 | 메모리 디바이스 |
KR100757933B1 (ko) * | 2006-07-20 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 내부 전압 생성 장치 및 방법 |
KR101136984B1 (ko) * | 2010-03-29 | 2012-04-19 | 에스케이하이닉스 주식회사 | 전압 공급 제어회로 및 이를 이용한 반도체 장치 |
KR101163037B1 (ko) * | 2010-03-31 | 2012-07-05 | 에스케이하이닉스 주식회사 | 3차원 적층 반도체 집적회로 및 그 제어 방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100725362B1 (ko) | 2005-07-11 | 2007-06-07 | 삼성전자주식회사 | 동적 메모리 장치 및 이를 포함하는 통신 단말기 |
KR101218604B1 (ko) * | 2006-12-08 | 2013-01-04 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
KR101708873B1 (ko) * | 2010-08-27 | 2017-02-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
-
1995
- 1995-11-09 KR KR1019950040556A patent/KR0173953B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480558B1 (ko) * | 1997-07-24 | 2005-06-13 | 삼성전자주식회사 | 내부전압발생회로및이를구비한반도체메모리장치 |
KR100566351B1 (ko) * | 1998-07-16 | 2006-03-31 | 후지쯔 가부시끼가이샤 | 메모리 디바이스 |
KR100437463B1 (ko) * | 2002-07-18 | 2004-06-23 | 삼성전자주식회사 | 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법 |
KR100757933B1 (ko) * | 2006-07-20 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 내부 전압 생성 장치 및 방법 |
KR101136984B1 (ko) * | 2010-03-29 | 2012-04-19 | 에스케이하이닉스 주식회사 | 전압 공급 제어회로 및 이를 이용한 반도체 장치 |
US8400861B2 (en) | 2010-03-29 | 2013-03-19 | SK Hynix Inc. | Power supply control circuit and semiconductor apparatus including the same |
KR101163037B1 (ko) * | 2010-03-31 | 2012-07-05 | 에스케이하이닉스 주식회사 | 3차원 적층 반도체 집적회로 및 그 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0173953B1 (ko) | 1999-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100396897B1 (ko) | 페리(peri)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법 | |
JP2004005777A5 (ko) | ||
KR900019037A (ko) | 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹, 랜덤, 액세스, 메모리 | |
KR920013456A (ko) | 반도체 기억장치 | |
KR970012728A (ko) | 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 | |
KR940012394A (ko) | 번인 모드에서 분리게이트의 신뢰성 개선회로 | |
KR970051206A (ko) | 저전력용 센스앰프회로 | |
JP3364523B2 (ja) | 半導体装置 | |
KR970029788A (ko) | 반도체메모리장치의 내부전원공급장치 | |
KR100509402B1 (ko) | 크기를 줄인 다수결 회로 | |
KR840005888A (ko) | 반도체 기억장치(半導體記憶置裝) | |
KR970051107A (ko) | 내부전원전압 공급장치 | |
KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
KR100265591B1 (ko) | 클럭입력버퍼를분리시킨반도체메모리장치 | |
KR970008190A (ko) | 반도체장치의 모드 설정회로 | |
KR100572839B1 (ko) | 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치 | |
KR970017589A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
KR0167063B1 (ko) | 동기 메모리장치의 내부전원공급장치 | |
KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
KR100265755B1 (ko) | 반도체장치 | |
KR100383261B1 (ko) | 반도체 메모리 장치 및 이 장치의 입력신호 버퍼방법 | |
JPH11328952A (ja) | 半導体集積回路装置 | |
KR100256817B1 (ko) | 반도체 메모리 소자의 다이나믹 버퍼 회로 | |
KR980004998A (ko) | 싱크로너스 디램의 초기 프리차지 발생장치 | |
KR970067357A (ko) | 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091016 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |