KR100688513B1 - 반도체 메모리 장치의 승압전압 발생 회로 및 방법 - Google Patents

반도체 메모리 장치의 승압전압 발생 회로 및 방법 Download PDF

Info

Publication number
KR100688513B1
KR100688513B1 KR1020050000802A KR20050000802A KR100688513B1 KR 100688513 B1 KR100688513 B1 KR 100688513B1 KR 1020050000802 A KR1020050000802 A KR 1020050000802A KR 20050000802 A KR20050000802 A KR 20050000802A KR 100688513 B1 KR100688513 B1 KR 100688513B1
Authority
KR
South Korea
Prior art keywords
active
boosted voltage
active kicker
kicker
pulse width
Prior art date
Application number
KR1020050000802A
Other languages
English (en)
Other versions
KR20060080417A (ko
Inventor
장수봉
김치욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000802A priority Critical patent/KR100688513B1/ko
Priority to US11/313,722 priority patent/US7352636B2/en
Priority to CNB2006100513031A priority patent/CN100550195C/zh
Publication of KR20060080417A publication Critical patent/KR20060080417A/ko
Application granted granted Critical
Publication of KR100688513B1 publication Critical patent/KR100688513B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/44—Mechanical actuating means
    • F16K31/48—Mechanical actuating means actuated by mechanical timing-device, e.g. with dash-pot
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/04—Construction of housing; Use of materials therefor of sliding valves
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 장치의 승압전압 발생 회로 및 방법이 게시된다. 본 발명의 승압전압 발생회로는, 로우 액티브 명령에 응답해서 제1 펄스 폭을 갖는 액티브키커 구동신호를 출력하고 리프레쉬 명령에 응답해서 제2 펄스 폭을 갖는 상기 액티브키커 구동신호를 출력하는 액티브키커 구동신호 발생회로, 및 상기 액티브키커 구동신호에 응답해서 승압전압을 발생하는 액티브키커를 구비한다. 상기 제2 펄스 폭은 상기 제1 펄스 폭 보다 크다. 따라서 본 발명의 승압전압 발생회로는, 리프레쉬 동작시에 상기 액티브키커의 활성화 시간을 길게 해주므로써 승압전압의 펌핑효율을 높이는 효과가 있다.
승압전압, 리프레쉬, 액티브키커, 펌핑회로, VPP

Description

반도체 메모리 장치의 승압전압 발생 회로 및 방법{Boosted voltage generating circuit and method in semiconductor memory device}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 승압전압 발생회로를 나타내는 블럭도이다.
도 2는 도 1에 도시된 종래의 회로에서 로우 액티브 동작시 액티브키커 구동 펄스 신호 발생을 나타내는 타이밍도이다.
도 3은 도 1에 도시된 종래의 회로에서 리프레쉬 동작시 액티브키커 구동 펄스 신호 발생을 나타내는 타이밍도이다.
도 4는 본 발명의 제1 실시예에 따른 승압전압 발생회로를 나타내는 블럭도이다.
도 5는 도 4에 도시된 본 발명의 제1 실시예에 따른 회로에서 리프레쉬 동작시 액티브키커 구동신호 발생을 나타내는 타이밍도이다.
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 반도체 메모리장치의 승압전압 발생 회로 및 승압전압 발생방법에 관한 것이다.
통상적으로 반도체 메모리 장치는 외부전원전압 보다 높은 전압레벨의 승압전압을 발생하는 승압전압 발생회로를 구비한다. 승압전압은 반도체 메모리 장치 내부의 워드라인의 활성화시에 공급전압으로 주로 사용된다. 워드라인은 로우(row) 액티브 동작시 또는 리프레쉬 동작시에 활성화되며 특히 리프레쉬 동작시에는 반도체 메모리 장치 내의 모든 메모리 뱅크의 각 워드라인이 활성화됨에 따라 로우 액티브 동작시 보다 승압전압의 소모량이 크다.
따라서 리프레쉬 동작시에는 로우 액티브 동작시 보다 많은 워드라인이 활성화되고 이에 따른 승압전압의 노이즈도 문제가 되어 승압전압 발생회로의 효율의 개선이 요구된다.
도 1은 종래의 승압전압 발생회로를 나타내는 블럭도이다. 도 1의 승압전압 발생회로는 액티브키커 구동신호 발생회로(100) 및 액티브키커(140)를 구비한다. 상기 승압전압 발생회로는 반도체 메모리 장치 내부의 승압전압(VPP)을 발생한다. 발생된 승압전압(VPP)은 주로 워드라인 구동기(미도시)에 공급됨에 따라 활성화된 워드라인이 상기 승압전압(VPP) 레벨로 유지될 수 있도록 한다.
상기 액티브키커 구동신호 발생회로(100)는 제1 노아게이트(110), 제2 노아게이트(120) 및 지연회로(130)를 구비한 자동 펄스 발생기 타입이다. 상기 지연회로(130)는 홀수개의 인버터(INV1, INV2, INV3)를 구비한다. 상기 액티브키커 구동신호 발생회로(100)는 로우 액티브 명령 또는 리프레쉬 명령이 입력될 때, 액티브 신호(ACT) 에 응답해서 액티브키커 구동 펄스 신호(AKE)를 발생한다. 상기 액티브 키커 구동 펄스 신호(AKE)의 펄스 폭은 지연회로(130) 내의 인버터 지연시간(T1, 도 2에서 도시) 만큼 유지된다.
상기 액티브키커 구동 펄스 신호(AKE)에 응답해서 상기 액티브키커(140)는 승압전압(VPP)을 발생한다. 상기 액티브키커(140)는 통상적인 펌핑회로로서 많이 알려진 회로이므로 상세한 설명은 생략한다.
도 2는 도 1에 도시된 종래의 회로에서 로우 액티브 동작시 액티브키커 구동 펄스 신호 발생을 나타내는 타이밍도이다.
반도체 메모리 장치의 외부로부터 입력되는 명령(COMMAND)들 중에 로우 액티브 명령(210)에 의해서 반도체 메모리장치 내부의 액티브 신호(ACT)가 발생되고 상기 액티브 신호(ACT)가 로직 하이 레벨로 활성화됨에 의해서 액티브키커 구동 펄스 신호(AKE)도 로직 로우 레벨로부터 로직 하이 레벨로 활성화된다. 상기 액티브키커 구동 펄스 신호(AKE)는 지연시간(T1) 만큼 펄스 폭을 유지하고 다시 로직 로우 레벨로 비활성화된다. 상기 액티브키커(140)는 상기 지연시간(T1) 동안 승압전압(VPP)을 발생한다.
상기 액티브 신호(ACT)는 반도체 메모리 장치의 외부로부터 입력되는 명령(COMMAND)들 중에 프리차지 명령(220)에 의해서 로직 로우 레벨로 비활성화된다. 상기 로우 액티브 명령(210) 및 프리차지 명령(220) 후에 다음 로우 액티브 명령(230)이 입력될 때 까지 시간을 로우(row) 액티브 사이클 시간(tRC)이라고 정의한다.
일반적으로 반도체 메모리 장치 내부의 워드라인은 상기 액티브 신호(ACT)와 연동해서 활성화되고 다시 비활성화된다. 상기 로우 액티브 사이클 시간(tRC) 동안에 하나의 워드라인이 활성화되는 것이 일반적이다. 액티브키커 구동 펄스 신호(AKE)의 펄스 폭은 하나의 워드라인이 활성화되는데 충분한 승압전압(VPP)이 공급되도록 설계된다.
도 3은 도 1에 도시된 종래의 회로에서 리프레쉬 동작시 액티브키커 구동 펄스 신호 발생을 나타내는 타이밍도이다.
반도체 메모리 장치의 외부로부터 입력되는 명령(COMMAND)들 중에 리프레쉬 명령(300)에 의해서 반도체 메모리 장치 내부의 리프레쉬 신호(REF)가 발생된다. 상기 리프레쉬 신호(REF)가 로직 하이 레벨로 활성화됨에 의해서 반도체 메모리 장치 내의 리프레쉬 카운터가 동작하여 순차적인 주기신호를 발생한다. 상기 리프레쉬 카운터의 주기신호에 의해서 액티브신호가 활성화되고 일정시간 후에 다시 비활성화된다. 상기 액티브신호가 활성화됨에 따라 액티브키커 구동 펄스 신호(AKE)도 로직 로우 레벨로부터 로직 하이 레벨로 활성화된다.
도 2에서 설명된 바와 같이 순차적인 로우 액티브 명령(210) 및 프리차지 명령(220) 등이 따로 입력됨에 따라 액티브키커 구동 펄스 신호(AKE)가 순차적인 펄스를 발생하는 것과는 달리 리프레쉬 명령(300)이 입력되면 반도체 메모리 장치 내의 리프레쉬 카운터(미도시)에 의해서 일정한 주기, 즉 리프레쉬 사이클 시간(tRFC) 만큼 반복해서 순차적으로 워드라인이 활성화된다. 액티브키커 구동 펄스 신호(AKE)는 리프레쉬 사이클 시간(tRFC) 내에서 상기 지연시간(T1) 만큼 펄스 폭을 유지한다. 상기 리프레쉬 사이클 시간(tRFC)은 로우 액티브 사이클 시간(tRC) 보다 길다.
리프레쉬 동작시 모든 메모리 뱅크의 각 워드라인이 동시에 활성화되는 경우에 승압전압(VPP)의 소모량이 크고 승압전압(VPP)의 피크 노이즈(peak noise)가 발생될 수 있다. 피크 노이즈는 승압전압을 발생하는 액티브키커 등 펌핑회로의 효율을 떨어뜨리고 또한 불안정한 리프레쉬 동작을 유발할 수 있다.
그런데 도 1의 종래의 승압전압 발생회로는, 로우 액티브 동작시와 리프레쉬 동작시에 동일한 액티브키커 구동 펄스 신호(AKE)를 발생시키므로 리프레쉬 동작시의 펌핑효율 개선에 한계가 있다는 단점을 지닌다. 따라서 리프레쉬 동작시의 승압전압 발생회로의 펌핑효율 개선이 요구된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 리프레쉬 동작시에 펌핑효율이 개선되는 승압전압 발생회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 리프레쉬 동작시에 펌핑효율을 개선시키는 승압전압 발생방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리장치의 승압전압 발생회로는, 로우 액티브 명령에 응답해서 제1 펄스 폭을 갖는 액티브키커 구동신호를 출력하고 리프레쉬 명령에 응답해서 제2 펄스 폭을 갖는 상기 액티브키커 구동신호를 출력하는 액티브키커 구동신호 발생회로, 및 상기 액티브키커 구동신호에 응답해서 승압전압을 발생하는 액티브키커를 구비하는 것을 특징으로 한다.
바람직하기로는 상기 액티브키커 구동신호 발생회로는, 상기 로우 액티브 명령에 응답해서 상기 제1 펄스 폭을 갖는 상기 액티브키커 구동신호를 출력하는 제1 경로, 및 상기 리프레쉬 명령에 응답해서 상기 제2 펄스 폭을 갖는 상기 액티브키커 구동신호를 출력하는 제2 경로를 구비한다.
바람직하기로는 상기 제2 펄스 폭이 상기 제1 펄스 폭 보다 크다. 상기 제1 경로는 제1 자동 펄스 발생기를 구비한다. 상기 자동 펄스 발생기는 지연회로를 포함한다. 상기 지연회로는 홀수개의 인버터를 포함한다. 상기 제2 경로는 제2 자동 펄스 발생기를 구비한다. 상기 자동 펄스 발생기는 제1 지연회로 및 제2 지연회로를 포함한다.
더욱 바람직하기로는 상기 제1 지연회로는 홀수개의 인버터를 포함하며 상기 제2지연회로는 짝수개의 인버터를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 승압전압 발생방법은, 액티브키커 구동신호에 응답하여 승압전압을 발생하는 액티브 키커를 구비하는 승압전압 발생회로의 승압전압 발생방법에 있어서, 로우 액티브 동작시에는 제1 펄스 폭을 갖는 액티브키커 구동신호를 발생하고 상기 제1 펄스 폭을 갖는 액티브키커 구동신호에 의해 상기 액티브키커를 구동하여 상기 승압전압을 발생하는 단계; 및 리프레쉬 동작시에는 제2펄스 폭을 갖는 액티브키커 구동신호를 발생하고 상기 제2 펄스 폭을 갖는 액티브키커 구동신호에 의해 상기 액티브키커를 구동하여 상기 승압전압을 발생하는 단계를 구비하는 특징으로 하는 한다.
바람직하기로는 상기 제2 펄스 폭이 상기 제1 펄스 폭 보다 크다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본발명의 승압전압 발생회로 및 승압전압 발생방법을 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 승압전압 발생회로를 나타내는 블럭도이다.
도 4를 참조하면, 본 발명의 제1실시예에 따른 승압전압 발생회로는 제1 경로(110, 410, 440, 120) 및 제2 경로(110, 410, 430, 420, 120)를 포함하는 액티브키커 구동신호 발생회로(400)와 액티브키커(140)를 구비한다.
상기 제1 경로는 로우 액티브 동작시에 액티브키커 구동 펄스 신호(AKE)를 발생하는 경로이고, 상기 제2 경로는 리프레쉬 동작시에 액티브키커 구동 펄스 신호(AKE)를 발생하는 경로이다. 상기 제1 경로는 제1 노아게이트(110), 제1 지연회로(410), 제1 스위치(440) 및 제2 노아게이트(120)를 포함한다. 상기 제2 경로는 제1 노아게이트(110), 제1 지연회로(410), 제2 스위치(430), 제2 지연회로(420) 및 제2 노아게이트(120)를 포함한다.
로우 액티브 동작시 또는 리프레쉬 동작시에 액티브 신호(ACT)는 로직 로우 레벨에서 로직 하이 레벨로 활성화된다. 이하에서는 로우 액티브 동작시와 리프레쉬 동작시에 액티브키커 펄스 구동신호(AKE)의 펄스 폭이 변경되는 것을 설명한다.
로우 액티브 동작시에는 액티브 신호(ACT)가 활성화됨에 따라 제1 노아게이트(110)의 출력단(A)은 로직 하이 레벨에서 로직 로우 레벨로 된다. 제2 노아게이트(120)의 제1 입력단(C)은 초기에 로직 로우 레벨이기 때문에 제2 노아게이트(120)의 출력단(AKE)은 로직 로우 레벨에서 로직 하이 레벨로 된다. 따라서 활성화된 액티브키커 펄스 구동신호(AKE)에 의해서 액티브키커(140)는 구동되어 승압전압을 발생한다. 제1 노아게이트(110) 출력단(A)의 로직 로우 레벨은 지연회로1(410)에 입력되어 지연회로1(410)의 출력단(B)은 로직 하이 레벨을 발생한다. 제2 스위치(430)는 리프레쉬 동작시에 리프레쉬 신호(REF)가 활성화된 경우에 열리고, 제1 스위치(440)는 로우 액티브 동작시에 로우 액티브 신호(ROW_ACT)가 활성화된 경우에 열린다. 로우 액티브 동작시에는 제1 스위치(440)만 열리므로 지연회로1(410)의 출력단(B)은 바로 노드C로 로직 하이 레벨을 전달한다. 전달된 노드C의 로직 하이 레벨에 의해 제2 노아게이트(120)의 출력단(AKE)은 다시 비활성화되며 상기 액티브키커(140)는 승압전압(VPP) 발생을 정지한다.
앞서 설명된 바와 같이, 상기 로우 액티브 동작시에는 지연회로1(410)에 해당하는 지연시간 동안 액티브키커 펄스 구동신호(AKE)를 활성화시켜 액티브키커(140)를 구동한다.
즉, 로우 액티브 동작시라면, 제1 스위치(440)가 턴온되어 액티브키커 펄스 구동신호(AKE)의 펄스 폭이 제1 지연회로(410)의 지연시간(T1) 만큼 된다. 또한 만약 리프레쉬 동작시라면, 제2 스위치(430)가 턴온되어 액티브키커 펄스 구동 신호(AKE)의 펄스 폭이 제1 지연회로(410) 및 제2 지연회로(420)의 지연시간(T1+T2) 만 큼 된다. 상기 액티브키커(140)는 통상적인 펌핑회로로서 당업자에게는 자명하므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.
도 5는 도 4에 도시된 본 발명의 제1 실시예에 따른 회로에서 리프레쉬 동작시 액티브키커 구동신호 발생을 나타내는 타이밍도이다. 반도체 메모리 장치의 외부로부터 입력되는 명령(COMMAND)들 중에 리프레쉬 명령(300)에 의해서 반도체 메모리 장치 내부의 리프레쉬 신호(REF)가 발생된다. 리프레쉬 동작시에 리프레쉬 카운터로부터 주기신호가 순차적으로 활성화되고 각 주기신호에 따라 액티브신호(ACT)가 활성화된다. 상기 액티브신호(ACT)가 로직 하이 레벨로 활성화됨에 의해서 액티브키커 구동 펄스 신호(AKE)도 로직 로우 레벨로부터 로직 하이 레벨로 활성화된다.
도 4에서 설명된 바와 같이 액티브키커 구동 펄스 신호(AKE)의 펄스 폭은 제1 지연회로(410) 및 제2 지연회로(420)를 합한 지연시간(T1+T2) 만큼 된다. 리프레쉬 사이클 시간(tRFC)이 로우 액티브 사이클 시간(tRC) 보다 긴 만큼 충분히 액티브키커 구동 펄스 신호(AKE)를 활성화시킬 수 있다. 액티브키커 구동 펄스 신호(AKE)가 지연시간(T1+T2) 동안 활성화되는 동안에 상기 액티브키커(140)가 활성화되어 승압전압(VPP)이 발생된다. 따라서 리프레쉬 동작시 승압전압 발생회로의 펌핑 효율이 향상된다.
상기한 설명에서는 본 발명의 실시예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 리프레쉬 사이클사이클 시간(tRFC) 동안에 2개 이상의 펄스를 갖는 액티브키커 구동 펄스 신호(AKE)를 발생하여 이 2개 이상의 펄스를 갖는 액티브키커 구동 펄스 신호(AKE)를 액티브키커(140)에 인가할 수 있다. 상기 제1 스위치(440)에 입력되는 로우 액티브 신호(ROW_ACT)는 제2 스위치(430)에 입력되는 리프레쉬 신호(REF)의 반전된 신호가 입력될 수도 있다. 즉 제1 스위치(440)에는 리프레쉬 신호(REF)가 입력되고, 제2 스위치(430)에는 반전된 리프레쉬 신호(REFB)가 입력될 수 있다. 리프레쉬 동작시에만 긴 지연시간을 가지도록 액티브키커 펄스 구동신호를 조절해서 충분한 승압전압을 발생할 수 있도록 할 수 있다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기와 같은 본 발명에 따른 승압전압 발생회로 및 방법은 리프레쉬 동작시에 반도체 메모리 장치의 액티브키커의 활성화 시간을 길게 해주므로써 승압전압의 펌핑효율을 높이는 효과가 있다.

Claims (14)

  1. 로우 액티브 명령에 응답해서 제1 펄스 폭을 갖는 액티브키커 구동신호를 출력하고 리프레쉬 명령에 응답해서 상기 제1 펄스 폭 보다 큰 제2 펄스 폭을 갖는 상기 액티브키커 구동신호를 출력하는 액티브키커 구동신호 발생회로; 및
    상기 액티브키커 구동신호에 응답해서 승압전압을 발생하는 액티브키커를 구비하고,
    상기 액티브키커는, 상기 리프레쉬 명령에 따른 리프레쉬 동작시에는 상기 제2 펄스 폭을 갖는 상기 액티브키커 구동신호에 의해 제어됨으로써 상기 로우 액티브 명령에 따른 로우 액티브 동작시 보다 활성화 시간이 긴 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  2. 제1항에 있어서, 상기 액티브키커 구동신호 발생회로는,
    상기 로우 액티브 명령에 응답해서 상기 제1 펄스 폭을 갖는 상기 액티브키커 구동신호를 출력하는 제1 경로; 및
    상기 리프레쉬 명령에 응답해서 상기 제2 펄스 폭을 갖는 상기 액티브키커 구동신호를 출력하는 제2 경로를 구비하는 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  3. 삭제
  4. 제2항에 있어서, 상기 제1 경로는 자동 펄스 발생기를 구비하는 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  5. 제4항에 있어서, 상기 자동 펄스 발생기는 지연회로를 포함하는 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  6. 제5항에 있어서, 상기 지연회로는 홀수개의 인버터를 포함하는 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  7. 제2항에 있어서, 상기 제2 경로는 자동 펄스 발생기를 구비하는 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  8. 제7항에 있어서, 상기 자동 펄스 발생기는 제1 지연회로 및 제2 지연회로를 포함하는 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  9. 제8항에 있어서, 상기 제1 지연회로는 홀수개의 인버터를 포함하며 상기 제2지연회로는 짝수개의 인버터를 포함하는 것을 특징으로 하는 반도체 메모리장치의 승압전압 발생회로.
  10. 제1항에 있어서, 상기 로우 액티브 명령은 반전된 리프레쉬 명령인 것을 특징으로 하는 승압전압 발생회로.
  11. 액티브키커 구동신호에 응답하여 승압전압을 발생하는 액티브 키커를 구비하는 승압전압 발생회로의 승압전압 발생방법에 있어서,
    로우 액티브 동작시에는 제1 펄스 폭을 갖는 액티브키커 구동신호를 발생하고 상기 제1 펄스 폭을 갖는 액티브키커 구동신호에 의해 상기 액티브키커를 구동하여 상기 승압전압을 발생하는 단계; 및
    리프레쉬 동작시에는 상기 제1 펄스 폭 보다 큰 제2펄스 폭을 갖는 액티브키커 구동신호를 발생하고 상기 제2 펄스 폭을 갖는 액티브키커 구동신호에 의해 상기 액티브키커를 구동하여 상기 승압전압을 발생하는 단계를 구비하고,
    상기 액티브키커는, 상기 리프레쉬 동작시에는 상기 제2 펄스 폭을 갖는 상기 액티브키커 구동신호에 의해 제어됨으로써 상기 로우 액티브 동작시 보다 활성화 시간이 긴 것을 특징으로 하는 승압전압 발생방법.
  12. 삭제
  13. 액티브키커 구동신호에 응답하여 승압전압을 발생하는 액티브 키커를 구비하는 승압전압 발생회로의 승압전압 발생방법에 있어서,
    로우 액티브 동작시에는 액티브 사사이클 시간 동안에 하나의 펄스를 갖는 액티브키커 구동신호를 발생하고 이 액티브키커 구동신호에 의해 상기 액티브키커를 구동하여 상기 승압전압을 발생하는 단계; 및
    리프레쉬 동작시에는 리프레쉬 사사이클 시간 동안에 두개 이상의 펄스를 갖는 액티브키커 구동신호를 발생하고 이 액티브키커 구동신호에 의해 상기 액티브키커를 구동하여 상기 승압전압을 발생하는 단계를 구비하는 특징으로 하는 승압전압 발생방법.
  14. 제13항에 있어서, 상기 리프레쉬 사이클 시간 동안에 발생되는 상기 액티브키커 구동신호의 펄스 폭은 상기 액티브 사이클 시간 동안에 발생되는 상기 액티브키커 구동신호의 펄스 폭보다 크거나 동일한 것을 특징으로 하는 승압전압 발생방법.
KR1020050000802A 2005-01-05 2005-01-05 반도체 메모리 장치의 승압전압 발생 회로 및 방법 KR100688513B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050000802A KR100688513B1 (ko) 2005-01-05 2005-01-05 반도체 메모리 장치의 승압전압 발생 회로 및 방법
US11/313,722 US7352636B2 (en) 2005-01-05 2005-12-22 Circuit and method for generating boosted voltage in semiconductor memory device
CNB2006100513031A CN100550195C (zh) 2005-01-05 2006-01-05 在半导体存储器件中产生提升电压的电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000802A KR100688513B1 (ko) 2005-01-05 2005-01-05 반도체 메모리 장치의 승압전압 발생 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20060080417A KR20060080417A (ko) 2006-07-10
KR100688513B1 true KR100688513B1 (ko) 2007-03-02

Family

ID=36640217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000802A KR100688513B1 (ko) 2005-01-05 2005-01-05 반도체 메모리 장치의 승압전압 발생 회로 및 방법

Country Status (3)

Country Link
US (1) US7352636B2 (ko)
KR (1) KR100688513B1 (ko)
CN (1) CN100550195C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840685B1 (ko) * 2007-01-26 2008-06-24 삼성전자주식회사 드라이버, 이를 포함하는 반도체 메모리 장치 및 적어도하나 이상의 로드를 구동시키는 방법
US8050312B2 (en) * 2007-04-05 2011-11-01 Delphi Technologies, Inc. System and method for multi-source communications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015269A (ko) * 1996-08-20 1998-05-25 김광호 반도체 메모리장치의 내부 승압 전압 발생기

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172404B1 (ko) * 1995-12-21 1999-03-30 김광호 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법
KR100390900B1 (ko) 2000-12-27 2003-07-10 주식회사 하이닉스반도체 전하 펌프 오실레이터
JP3574410B2 (ja) * 2001-01-25 2004-10-06 シャープ株式会社 電圧変換回路及びこれを備えた半導体集積回路装置
JP4007494B2 (ja) 2002-05-29 2007-11-14 シャープ株式会社 昇圧装置
KR100482365B1 (ko) * 2002-07-12 2005-04-13 삼성전자주식회사 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법
KR100593145B1 (ko) * 2003-12-30 2006-06-26 주식회사 하이닉스반도체 반도체 메모리 소자의 메인 로우 디코더
KR100567916B1 (ko) * 2004-04-20 2006-04-05 주식회사 하이닉스반도체 반도체 메모리 소자의 전원 공급 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015269A (ko) * 1996-08-20 1998-05-25 김광호 반도체 메모리장치의 내부 승압 전압 발생기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019980015269 *

Also Published As

Publication number Publication date
US7352636B2 (en) 2008-04-01
US20060146618A1 (en) 2006-07-06
CN1838314A (zh) 2006-09-27
KR20060080417A (ko) 2006-07-10
CN100550195C (zh) 2009-10-14

Similar Documents

Publication Publication Date Title
US6504783B2 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefor
JPH08279289A (ja) ワード線電圧昇圧回路
US7315195B2 (en) High voltage generation circuit
KR100309602B1 (ko) 전위검출회로에서의전력소비를감소시키는반도체장치
JP3751740B2 (ja) 半導体メモリ装置の隔離ゲート制御方法及び回路
KR950002724B1 (ko) 데이타 리텐션(dr)모드 컨트롤 회로
KR100790444B1 (ko) 메모리 장치
US20050206440A1 (en) High voltage generator in semiconductor memory device
KR100688513B1 (ko) 반도체 메모리 장치의 승압전압 발생 회로 및 방법
KR100798764B1 (ko) 반도체 메모리 소자 및 그 내부 전압 생성 방법
JP2828942B2 (ja) 半導体メモリの昇圧回路
US8723559B2 (en) Dynamic driver circuit
KR20050031679A (ko) 칼럼 선택 신호 제어 방법 및 칼럼 선택 신호 제어 회로
JPH11260053A (ja) 半導体記憶装置の昇圧回路
KR100906647B1 (ko) 전력 소비를 줄일 수 있는 반도체 메모리 장치
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100555460B1 (ko) 승압회로 및 그 구동방법
KR100818097B1 (ko) 전원 발생 회로
KR100734253B1 (ko) 반도체 메모리장치의 내부전압 발생회로 및 내부전압발생방법
KR20030043411A (ko) 액티브 동작용 내부 전원 전압 발생 회로
KR100799103B1 (ko) 반도체 소자
KR100335269B1 (ko) 워드라인구동장치
KR19990084907A (ko) 전류소모가 적은 엑티브용 내부 승압전압 디텍터를 구비하는 반도체 메모리장치의 내부 승압전압 발생기 및 내부 승압전압 디텍터 제어방법
KR0154745B1 (ko) 반도체 메모리장치의 데이타 출력회로 및 방법
KR0167063B1 (ko) 동기 메모리장치의 내부전원공급장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee