KR970029108A - 버스드라이버 수를 절감한 버스드라이브 회로 - Google Patents

버스드라이버 수를 절감한 버스드라이브 회로 Download PDF

Info

Publication number
KR970029108A
KR970029108A KR1019950041253A KR19950041253A KR970029108A KR 970029108 A KR970029108 A KR 970029108A KR 1019950041253 A KR1019950041253 A KR 1019950041253A KR 19950041253 A KR19950041253 A KR 19950041253A KR 970029108 A KR970029108 A KR 970029108A
Authority
KR
South Korea
Prior art keywords
bus
output
latch
signal
logic
Prior art date
Application number
KR1019950041253A
Other languages
English (en)
Other versions
KR0155924B1 (ko
Inventor
김영환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950041253A priority Critical patent/KR0155924B1/ko
Publication of KR970029108A publication Critical patent/KR970029108A/ko
Application granted granted Critical
Publication of KR0155924B1 publication Critical patent/KR0155924B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 마이컴의 버스드라이버 회로에 관한 것으로서, 특히 버스드라이버 수를 감소시키는 회로에 관한 것이다. 버스드라이버의 수를 줄여서 칩 전체의 면적을 줄이고 소비전력을 감소시키는 버스드라이버 회로는, 상응하는 내부 데이터버스와 데이터버스의 한 비트라인을 입력신호로 하고 버스인에이블신호를 출력제어신호로하여 익스클루시브논리로 출력하는 다수의 논리게이트블록; 상기 다수의 논리게이트블록 출력을 유입하여 출력하는 래취입력부; 상기 래취입력부에서 출력되는 신호의 레벨 변동시에 래취된 출력값을 반전시키는 래취부; 및 상기 래치부의 출력 단자신호를 유입하여 증폭하는 인버터 드라이버를 포함함을 특징으로 한다. 상술한 바와 같이 사이즈가 큰 드라이버의 수를 줄임으로 해서 칩 전체의 면적을 감소시키는 효과를 얻을 수 있다.

Description

버스드라이버 수를 절감한 버스드라이브 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 마이컴의 버스드라이버를 보이는 회로도이다,
제2도는 본 발명에 따른 마이컴의 버스드라이버를 보이는 회로도이다.

Claims (5)

  1. 버스드라이버의 수를 줄여서 칩 전체의 면적을 줄이고 소비전력을 감소시키는 버스드라이버 회로에 있어서, 상응하는 내부 데이터버스와 데이터버스의 한 비트라인을 입력신호로 하고 버스인에이블신호를 출력제어신호로하여 익스클루시브논리로 출력하는 다수의 논리게이트블록; 상기 다수의 논리게이트블록의 출력을 유입하여 출력하는 래취입력부; 상기 래취입력부에서 출력되는 신호의 레벨 변동시에 래취된 출력값을 반전시키는 래취부; 및 상기 래치부의 출력 단자신호를 유입하여 증폭하는 인버터 버스드라이브 회로.
  2. 제1항에 있어서, 상기 논리게이트블록은 내부 데이터버스의 비트라인과 외부 데이터버스의 해당 데이터비트라인을 입력으로하는 익스클루시브 오아게이트와 상기 익스클루시브 오아게이트의 출력과 해당 버스의 인에이블신호를 유입하여 앤드논리로 출력하는 앤드게이트를 포함함을 특징으로 하는 버스드라이버 수를 절감한 버스드라이브 회로.
  3. 제1항에 있어서, 상기 래취입력부는 상기 다수의 논리게이트블록의 출력을 유입하여 오아논리로 출력하는 오아게이트임을 특징으로 하는 버스드라이버 수를 절감한 버스드라이브 회로.
  4. 제1항에 있어서, 상기 래취부는 상기 래취입력부의 출력이 레벨이 상승할 때 출력되어 래취된 데이터를 토글시키는 T-플립플롭임을 특징으로 하는 버스드라이버 수를 절감한 버스드라이브 회로.
  5. 제1항에 있어서, 상기 인버터드라이버는 중간 크기의 인버터와 버스를 실제적으로 드라이브하는 큰용량의 인버터를 직렬로 연결시킴을 특징으로 하는 버스드라이버 수를 절감한 버스드라이브 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950041253A 1995-11-14 1995-11-14 버스드라이버 수를 절감한 버스드라이브 회로 KR0155924B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041253A KR0155924B1 (ko) 1995-11-14 1995-11-14 버스드라이버 수를 절감한 버스드라이브 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041253A KR0155924B1 (ko) 1995-11-14 1995-11-14 버스드라이버 수를 절감한 버스드라이브 회로

Publications (2)

Publication Number Publication Date
KR970029108A true KR970029108A (ko) 1997-06-26
KR0155924B1 KR0155924B1 (ko) 1998-11-16

Family

ID=19434035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041253A KR0155924B1 (ko) 1995-11-14 1995-11-14 버스드라이버 수를 절감한 버스드라이브 회로

Country Status (1)

Country Link
KR (1) KR0155924B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487569B1 (ko) 2003-08-08 2005-05-03 삼성전자주식회사 복수의 버스를 구동하는 다중 버스 구동 장치

Also Published As

Publication number Publication date
KR0155924B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US5852569A (en) Content addressable memory multiple match detection circuit
TW362208B (en) Display driver
KR950034266A (ko) 연상메모리
US5629903A (en) Semiconductor memory device
KR970029108A (ko) 버스드라이버 수를 절감한 버스드라이브 회로
US5363406A (en) Pulse width modulation apparatus
US8918597B2 (en) Digital data inversion flag generator circuit
EP0083195A2 (en) Decoder circuit for a semiconductor device
KR970705144A (ko) 저전력 동작용 구분 데코더 회로(partitioned decoder circuit for low power operation)
KR970051151A (ko) 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치
KR970055495A (ko) 고속의 어드레스 입력을 위한 어드레스 버퍼
KR980005005A (ko) 반도체 메모리 장치의 엑스 디코더 회로
KR970004340A (ko) 모드 적응형 데이타 출력 버퍼
KR940012390A (ko) 어드레스 디코딩회로
JP2001093289A (ja) 多段階読み出し回路および多段階読み出し方法
KR940008120Y1 (ko) 디스플레이용 메모리 제어회로
KR970003214A (ko) 로우리던던시기능을 가지는 반도체 메모리장치
KR970002549A (ko) 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로
SU1411823A2 (ru) Запоминающее устройство на МОП-транзисторах
KR970031318A (ko) 데이타 출력 버퍼
KR970022930A (ko) 문자표시용 엘시디(lcd) 콘트롤러
KR970023415A (ko) 비트라인 구동회로
KR960019989A (ko) 전력소모를 줄이기 위한 클럭제어를 통한 다이나믹 논리회로
KR960015366A (ko) 아날로그 및 디지탈 겸용포트
KR970072697A (ko) 트리 스테이트 출력 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee