KR960015366A - 아날로그 및 디지탈 겸용포트 - Google Patents

아날로그 및 디지탈 겸용포트 Download PDF

Info

Publication number
KR960015366A
KR960015366A KR1019940027040A KR19940027040A KR960015366A KR 960015366 A KR960015366 A KR 960015366A KR 1019940027040 A KR1019940027040 A KR 1019940027040A KR 19940027040 A KR19940027040 A KR 19940027040A KR 960015366 A KR960015366 A KR 960015366A
Authority
KR
South Korea
Prior art keywords
input
digital
selection signal
output
analog
Prior art date
Application number
KR1019940027040A
Other languages
English (en)
Other versions
KR100294009B1 (ko
Inventor
백광현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940027040A priority Critical patent/KR100294009B1/ko
Publication of KR960015366A publication Critical patent/KR960015366A/ko
Application granted granted Critical
Publication of KR100294009B1 publication Critical patent/KR100294009B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정디스플레이 판넬을 구동하기 위한 세그먼트와 콤은 출력포트로만 사용하는 아날로그 출력포트를 통상적인 디지탈 입력이나 출력포트 및 테스트를 위한 디지탈 입력이나 출력포트로도 사용할 수 있는 아날로그 및 디지탈 겸용포트에 관한 것이다.
이를 위하여 아날로그 모드인지 디지탈 모드인지를 가르키는 아날로그/디지탈 선택 레지스터, 아날로그 모드시 아날로그 데이타를 출력하는 아날로그 출력버퍼회로, 디지탈 모드시 디지탈 입력 또는 출력을 가르키는 입력/출력선택 레지스터, 디지탈 출력모드시 디지탈 데이타를 출력하는 디지탈 출력버퍼회로, 디지탈 입력모드시 디지탈 데이타가 입력되는 트라이-스테이트 버퍼로 구성된 아날로그 및 디지탈 겸용포트이다.

Description

아날로그 및 디지탈 겸용포트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따라 아날로그포트와 디지탈포트 모두로 사용할 수 있는 실시예이다.

Claims (6)

  1. 중앙처리장치의 데이타버스 및 주소버스를 통하여 아날로그 모드인지 디지탈 모드인지를 가리키는 제1선택신호를 발생하는 아날로그/디지탈 선택 레지스터 수단; 상기의 제1선택신호와 디스플레이 램데이타를 수신하여 상기의 제1선택신호가 논리값 로우인 경우 아날로그 데이타를 출력하며 상기의 제1선택신호가 논리값 하이인 경우 하이임피던스를 출력하는 아날로그 출력버퍼수단; 중앙처리장치의 데이타버스 및 주소버스를 통하여 디지탈 모드시 입력 또는 출력인지를 가르키는 제2선택신호를 발생하는 입력/출력 선택레지스터 수단; 상기의 제1선택신호, 제2선택신호 및 디지탈 출력데이타를 수신하여 상기의 제1선택신호가 논리값 로우이거나 상기의 제2선택신호가 논리값 로우인 경우 하이임피던스를 출력하며 상기의 제1선택신호가 논리값 하이이고 상기의 제2선택신호가 논리값 하이인 경우 디지탈 출력데이타를 출력하는 디지탈 출력버퍼수단; 상기의 제1선택신호 및 제2선택신호를 수신하여 제1제어신호를 발생하는 디지탈 입력제어신호 발생수단; 및 상기의 제1제어신호에 따라 디지탈 입력모드의 경우 디지탈 입력데이타를 출력하는 트라이-스테이트버퍼수단을 구비한 것을 특징으로 하는 아날로그 및 디지탈 겸용포트.
  2. 제1항에 있어서, 디지탈 출력데이타를 출력하기 위해 중앙처리장치의 데이타버스 및 주소버스를 통하여 디지탈 출력데이타를 저장하기 위한 출력데이타 래치회로를 더 구비한 것을 특징으로 하는 아날로그 및 디지탈 겸용포트.
  3. 제1항 또는 제2항에 있어서, 상기의 아날로그 출력버퍼수단은 상기의 제1선택신호와 디스플레이 램데이타를 수신하여 제1게이트 제어신호 및 제2게이트 제어신호를 발생하며 상기의 제1선택신호가 논리값 로우인 경우 상기의 제1게이트 제어신호와 제2게이트 제어신호는 반전된 디스플레이 램데이타를 출력하며 상기의 제1선택신호가 논리값 하이인 경우 상기의 제1게이트 제어신호는 논리값 하이를 출력하고, 상기의 제2게이트 제어신호는 논리값 로우를 출력하는 아날로그 데이타 패스회로 및 상기의 제1게이트 제어신호와 제2게이트 제어신호를 수신하여 아날로그 모드인 경우 아날로그 데이타를 출력하며 디지탈 모드인 경우 하이임피던스를 출력하는 아날로그 출력포트로 구성된 것을 특징으로 하는 아날로그 및 디지탈 겸용포트.
  4. 제3항에 있어서, 상기의 아날로그 데이타 패스회로는 상기의 제1선택신호를 수신하여 이를 반전하는 제1인버터, 상기의 디스플레이 램데이타를 수신하는 제1입력과 상기의 제1인버터의 출력과 연결된 제2입력을 가진 제1낸드게이트, 상기의 제1선택신호를 수신하는 제1입력과 상기의 디스플레이 램데이타를 수신하는 제2입력을 가진 제1노아게이트로 구성된 것을 특징으로 하는 아날로그 및 디지탈 겸용포트.
  5. 제1항 또는 제2항에 있어서, 상기의 디지탈 출력버퍼수단은 상기의 제1선택신호를 수신하는 제1입력, 상기의 제2선택신호를 수신하는 제2입력, 상기의 디지탈 출력데이타를 수신하는 제3입력을 가진 제2낸드게이트, 상기의 제1선택신호를 수신하여 이를 반전시키는 제2인버터, 상기의 제2선택신호를 수신하여 이를 반전시키는 제3인버터, 상기의 제2인버터의 출력을 수신하는 제1입력, 상기의 제3인버터 출력을 수신하는 제2입력, 상기의 디지탈 입력데이타를 수신하는 제3입력을 가진 제2노아게이트, 상기의 제2낸드게이트의 출력이 P모스트랜지스터 게이트에 연결되어 있고 P모스트랜지스터의 소스는 제1전압에 연결되어 있으며 상기의 제2노아게이트의 출력이 N모스트랜지스터의 게이트에 연결되어 있고 N모스트랜지스터의 소스는 제2전압에 연결되어 있으며 상기의 P모스, N모스트랜지스터의 드레인은 공통으로 연결되어 패드로 출력하는 것을 특징으로 하는 아날로그 및 디지탈 겸용포트.
  6. 제1항 또는 제2항에 있어서, 상기의 디지탈 입력제어신호 발생수단은 상기의 제2선택신호를 수신하여 이를 반전하는 제4인버터, 상기의 제4인버터의 출력을 수신하는 제1입력과 상기의 제1선택신호를 수신하는 제2입력을 가진 제3낸드 게이트로 구성된 것을 특징으로 하는 아날로그 및 디지탈 겸용포트.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940027040A 1994-10-22 1994-10-22 아날로그 및 디지탈 겸용포트 KR100294009B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940027040A KR100294009B1 (ko) 1994-10-22 1994-10-22 아날로그 및 디지탈 겸용포트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027040A KR100294009B1 (ko) 1994-10-22 1994-10-22 아날로그 및 디지탈 겸용포트

Publications (2)

Publication Number Publication Date
KR960015366A true KR960015366A (ko) 1996-05-22
KR100294009B1 KR100294009B1 (ko) 2001-10-24

Family

ID=37527443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027040A KR100294009B1 (ko) 1994-10-22 1994-10-22 아날로그 및 디지탈 겸용포트

Country Status (1)

Country Link
KR (1) KR100294009B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379417B1 (ko) * 2000-03-30 2003-04-10 엘지전자 주식회사 Ｌｃｄ 모니터의 입력신호 선택 제어장치 및 방법
KR100474996B1 (ko) * 1997-08-26 2005-06-07 삼성전자주식회사 인터페이스 디자인 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474996B1 (ko) * 1997-08-26 2005-06-07 삼성전자주식회사 인터페이스 디자인 방법
KR100379417B1 (ko) * 2000-03-30 2003-04-10 엘지전자 주식회사 Ｌｃｄ 모니터의 입력신호 선택 제어장치 및 방법

Also Published As

Publication number Publication date
KR100294009B1 (ko) 2001-10-24

Similar Documents

Publication Publication Date Title
KR910013734A (ko) 잡음 허용 입력 버퍼
KR970051206A (ko) 저전력용 센스앰프회로
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
KR880000862A (ko) 데이터 전송회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR960015366A (ko) 아날로그 및 디지탈 겸용포트
KR910001952B1 (ko) 키 회로
KR19990030231A (ko) 인에이블 입력을 가진 ｒｓ 플립-플롭
US5455531A (en) Flip-flop circuit
US5513141A (en) Single port register
KR960032282A (ko) 액정 표시 장치를 구동하기 위한 출력 회로
KR890007286A (ko) 제어신호 출력회로
KR850004180A (ko) 반도체 집적 장치
KR950033825A (ko) 신호선 절환 회로
KR940003399Y1 (ko) 어드레스 버퍼
KR970019061A (ko) 데이타 출력버퍼
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR980005014A (ko) 버스트 카운터 및 그 캐리 발생방법
KR970051453A (ko) 멀티비트 테스트모드회로
JPH04261217A (ja) 演算回路
KR970002828A (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
KR970072697A (ko) 트리 스테이트 출력 드라이버
KR970055484A (ko) 출력 버퍼 회로
KR970055416A (ko) 비교 회로
KR970049298A (ko) 리던던시 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee