KR880008177A - 지역망(lan)통신의 콘트롤 회로 - Google Patents

지역망(lan)통신의 콘트롤 회로 Download PDF

Info

Publication number
KR880008177A
KR880008177A KR860010273A KR860010273A KR880008177A KR 880008177 A KR880008177 A KR 880008177A KR 860010273 A KR860010273 A KR 860010273A KR 860010273 A KR860010273 A KR 860010273A KR 880008177 A KR880008177 A KR 880008177A
Authority
KR
South Korea
Prior art keywords
signal
area network
local area
control circuit
buffer
Prior art date
Application number
KR860010273A
Other languages
English (en)
Other versions
KR890005225B1 (ko
Inventor
김명규
Original Assignee
한형수
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한형수, 삼성전자 주식회사 filed Critical 한형수
Priority to KR1019860010273A priority Critical patent/KR890005225B1/ko
Publication of KR880008177A publication Critical patent/KR880008177A/ko
Application granted granted Critical
Publication of KR890005225B1 publication Critical patent/KR890005225B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

지역망(LAN)통신의 콘트롤 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로도,
제2도는 제1도에 있어서 타이머회로(6)(의 내부회로도,
제3도는 제1도에서 사용되는 데이터링크 콘트롤러(7)를 도시한 도면.

Claims (1)

  1. 주계산기에서 출력되는 데이터 및 주소, 제어신호를 각각 완충시키는 역활을 하는 버퍼(1,2,5)와, 상기한 버퍼(2)에서 출력되는 어드레스 신호(A0-A2)를 받아 타이머 회로부(6)를 콘트롤하는 디코더부(3)와, 다이렉트 메모리 엑세스 동작이 수행될 때 버퍼(5)를 인네이블시키고 주계산기로부터의 다이렉트 메모리 엑세스 인식신호를 데이터 링크 콘트롤러(7)의 신호조건에 맞도록 어드레스 신호 및 기입, 독출신호와 이네이블 신호를 조합하는 논리조합부(4) 등을 구비하여 하나의 전송선로에 여러 주계산기가 이용할 수 있도록 구성됨을 특징으로 하는 지역망(LAN)통신의 콘트롤 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860010273A 1986-12-02 1986-12-02 지역망(lan)통신의 콘트롤 회로 KR890005225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860010273A KR890005225B1 (ko) 1986-12-02 1986-12-02 지역망(lan)통신의 콘트롤 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860010273A KR890005225B1 (ko) 1986-12-02 1986-12-02 지역망(lan)통신의 콘트롤 회로

Publications (2)

Publication Number Publication Date
KR880008177A true KR880008177A (ko) 1988-08-30
KR890005225B1 KR890005225B1 (ko) 1989-12-18

Family

ID=19253774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860010273A KR890005225B1 (ko) 1986-12-02 1986-12-02 지역망(lan)통신의 콘트롤 회로

Country Status (1)

Country Link
KR (1) KR890005225B1 (ko)

Also Published As

Publication number Publication date
KR890005225B1 (ko) 1989-12-18

Similar Documents

Publication Publication Date Title
KR860006743A (ko) 데이타 처리 시스템
KR880008228A (ko) 표시장치
KR880003252A (ko) 마이크로 프로세서
KR890017615A (ko) 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR880008177A (ko) 지역망(lan)통신의 콘트롤 회로
KR900002311A (ko) 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
KR910001566A (ko) 공통 메모리 억쎄스방식
KR920014047A (ko) 데이터 액세스 회로
KR940004446A (ko) 버스 인터페이스 장치
KR920022110A (ko) Pc용 인터럽트 시스템
KR970000140Y1 (ko) Rtc 인터페이스 회로
KR950024080A (ko) 멀티프로세서 시스템의 캐쉬 데이타 전송장치
KR920010447A (ko) 이중포트 ram을 이용한 cpu간 데이터손실 방지회로
KR870011547A (ko) 8비트 및 16비트 중앙처리장치를 이용한 데이타신호 처리장치
KR930008614A (ko) 튜얼포트램을 이용한 통신시스템
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR910017291A (ko) 고석 데이타 처리회로
JPS5566042A (en) Memory control circuit
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR890010686A (ko) 마이크로 프로세서의 데이터처리속도를 개선한 회로
KR910012880A (ko) I/o 포트를 통한 메모리 팩 인터페이스 로직회로
KR870004372A (ko) 퍼스널 컴퓨터의 rom 확장회로
KR920015208A (ko) 공용 메모리 액세스 장치
KR900002680A (ko) Dma 타이밍 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021129

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee