JPH04311232A - 情報処理装置の共有メモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つのＣＰＵが１つの
共有メモリをアクセスするようにした情報処理装置にお
ける共有メモリのアクセス方式に関するものである。

【０００２】

【従来の技術】従来の共有メモリのアクセス方式の一例
を図２に示す。この方式ではメインＣＰＵ２１およびサ
ブＣＰＵ２２は共有メモリ２３をアクセスできるように
なっているが、例えばメインＣＰＵ２１が経路ａを通じ
てメモリ２３をアクセスするときは、サブＣＰＵ２２は
待ち状態となってメモリ２３をアクセスできず、逆にサ
ブＣＰＵ２２がメモリ２３を経路ｂを通じてアクセスす
るときは、メインＣＰＵ２１はメモリ２３をアクセスす
ることができない。

【０００３】従来の共有メモリアクセス方式の他の例を
図３に示す。この方式では、共有メモリは２つの共有メ
モリ３３と共有メモリ（ローカルメモリ）３４とにより
構成され、メモリ３３は、メインＣＰＵ３１とサブＣＰ
Ｕ３２の両方が経路ａ，ｂを通じてアクセスでき、一方
、メモリ３４はサブＣＰＵ３２だけが経路ｄを通じてア
クセスできるようになっている。この方式の場合には、
サブＣＰＵ３２がメモリ３４をアクセスする場合には、
競合は発生しないので高速にメモリをアクセスでき、ま
たその場合には、メインＣＰＵ３１は同時にメモリ３３
をアクセスすることができる。

【０００４】

【発明が解決しようとする課題】第１の共有メモリアク
セス方式では、両ＣＰＵ２１，２２は共有メモリ２３の
全領域をアクセスでき、例えば両ＣＰＵ間でデータの受
渡しを行う場合、メモリ２３のどの領域にデータを書き
込んでも受渡しが可能である。しかし、両方のＣＰＵ２
１，２２が同時にメモリ２３をアクセスすることはでき
ない。

【０００５】また第２の共有メモリアクセス方式では、
両ＣＰＵ３１，３２がアクセスできる共有メモリ３３の
容量が小さくなってしまうので、例えばＣＰＵ３２を動
作させるためのＯＳをロードする場合、ＣＰＵ３１はそ
れを分割してメモリ３３に書き込み、そしてＣＰＵ３２
はメモリ３３に書き込まれたＯＳの一部をいちいちメモ
リ３４に移し変える必要がある。

【０００６】本発明の目的は、このような欠点を除去し
、共有メモリに対するアクセスの競合をなくし、かつ多
量の情報を効率よく格納できるようにする情報処理装置
の共有メモリアクセス方式を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、共有メモリと
、このメモリをアクセスする第１のおよび第２のＣＰＵ
とを備えた情報処理装置の共有メモリアクセス方式にお
いて、前記共有メモリを複数のメモリバンクで構成し、
前記第１のＣＰＵの指示により、前記第１のＣＰＵによ
ってアクセスされる前記メモリバンクを切り替えるバン
ク切替回路を設けることを特徴とする。

【０００８】

【実施例】次に本発明の実施例について説明する。図１
に本発明の共有メモリアクセス方式にもとづき、一例と
して構成した情報処理装置の一部を示す。図中、１〜７
はハードウェアを示し、ａ〜ｄはアクセスの経路を、ま
たＡはメモリバンク切替命令をそれぞれ示す。そして点
線は各ＣＰＵがアクセスできる共有メモリの範囲を示し
ている。

【０００９】この情報処理装置は２つのＣＰＵ、すなわ
ち、メインＣＰＵ１と、このＣＰＵ１の負荷を低減させ
るためのサブＣＰＵ２とを備え、これらのＣＰＵ１，２
がアクセスする共有メモリは、同じ記憶容量の４つの共
有メモリ（すなわちメモリバンク）３〜６で構成されて
いる。バンク切替回路７は、ＣＰＵ１がアクセスする共
有メモリ３〜６を、ＣＰＵ１からの命令Ａにもとづいて
切り替えるためのものである。ＣＰＵ１はこの切替回路
７に命令Ａを出すことによって共有メモリ３〜６のいず
れかを選択してアクセスできる。一方、ＣＰＵ２は常に
、すべての共有メモリ３〜６をアクセスできる。

【００１０】次に動作を説明する。例えばＣＰＵ２のＯ
Ｓを共有メモリにロードする場合、ＣＰＵ１はまず切替
回路７に切替命令Ａを出し、メモリ６をアクセスできる
ようにする。そして上記ＯＳをアクセス経路ｃを通じて
メモリ６にロードする。ＯＳの容量が大きく、メモリ６
だけでは足りない場合には、切替回路７に切替命令Ａを
出してメモリ５やさらにはメモリ４をアクセスできるよ
うにする。そして残りのＯＳをこれらのメモリに順次、
ロードする。この間、ＣＰＵ２が経路ｂを通じてメモリ
３にアクセスしても、競合は発生せず、高速にメモリを
アクセスできる。

【００１１】ＯＳのロードを完了すると、ＣＰＵ１は切
替命令Ａによって今度はメモリ３をアクセスできるよう
にし、ＣＰＵ２の動作に必要な情報を経路ａを通じてメ
モリ３に書き込む。このときまでにＣＰＵ２はメモリ４
〜６にロードされたＯＳに起動をかけ、メモリ３から情
報を受け取る準備を行う。ここでＣＰＵ２は経路ｄを通
じてメモリ６、さらにはメモリ５，４をアクセスするこ
とになるが、このアクセスはＣＰＵ１のメモリ３へのア
クセスと競合しないので、ＣＰＵ２は高速に動作するこ
とができる。ＣＰＵ１によるメモリ３への情報の書き込
みが終了すると、ＣＰＵ２はメモリ３を通じて情報を受
け取り、メモリ４〜６にロードされているＯＳにより処
理を実行する。その際、ＣＰＵ１との情報交換はメモリ
３を通じて行うので、ＣＰＵ１はメモリ３しかアクセス
しない。従って、メモリ４〜６に対してアクセスが競合
することはなく、ＣＰＵ２は高速に処理を実行できる。

【００１２】このように本実施例の情報処理装置では、
メインＣＰＵ１によってサブＣＰＵ２のＯＳはすべて共
有メモリの所定の領域に直接ロードされ、ＣＰＵ２はそ
れを従来のように他の領域に移し変える必要がない。ま
た、ＣＰＵ２が共有メモリにロードされたＯＳにより動
作するとき、ＯＳがロードされた共有メモリはＣＰＵ２
だけがアクセスするので、ＣＰＵ２は高速に動作できる
。

【００１３】

【発明の効果】以上説明したように本発明は、共有メモ
リと、このメモリをアクセスする第１のおよび第２のＣ
ＰＵとを備えた情報処理装置の共有メモリアクセス方式
において、共有メモリを複数のメモリバンクで構成し、
第１のＣＰＵの指示により、第１のＣＰＵによってアク
セスされるメモリバンクを切り替えるバンク切替回路を
設けている。従って、本発明の方式を採用した情報処理
装置では、第２のＣＰＵのＯＳをロードする場合など、
多量の情報を共有メモリに格納する場合でも、バンク切
替回路によってメモリバンクを切り替え、すべての情報
を第１のＣＰＵが直接、必要な領域に格納することがで
きる。そして、第１のＣＰＵがアクセスするメモリバン
クを、バンク切替回路によって適切に設定することによ
り、２つのＣＰＵによる共有メモリに対するアクセスが
競合しないようにできる。

【図面の簡単な説明】

【図１】本発明の共有メモリアクセス方式にもとづいて
構成した情報処理装置の一例を示すブロック図である。

【図２】従来の共有メモリアクセス方式にもとづく情報
処理装置の一部を示すブロック図である。

【図３】従来の他の共有メモリアクセス方式にもとづく
情報処理装置の一部を示すブロック図である。

【符号の説明】

１　　メインＣＰＵ ２　　サブＣＰＵ ３〜６　　共有メモリ ７　　バンク切替回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】共有メモリと、このメモリをアクセスする
   第１のおよび第２のＣＰＵとを備えた情報処理装置の共
   有メモリアクセス方式において、前記共有メモリを複数
   のメモリバンクで構成し、前記第１のＣＰＵの指示によ
   り、前記第１のＣＰＵによってアクセスされる前記メモ
   リバンクを切り替えるバンク切替回路を設けることを特
   徴とする情報処理装置の共有メモリアクセス方式。
2. 【請求項２】前記第１のＣＰＵはメインＣＰＵであり、
   前記第２のＣＰＵは、前記メインＣＰＵの負荷を低減さ
   せるためのサブＣＰＵであることを特徴とする請求項１
   記載の情報処理装置の共有メモリアクセス方式。
3. 【請求項３】前記メモリバンクの容量はすべて同じであ
   ることを特徴とする請求項１記載の情報処理装置の共有
   メモリアクセス方式。