JP2001290790A - ディスク制御装置 - Google Patents
ディスク制御装置Info
- Publication number
- JP2001290790A JP2001290790A JP2000104279A JP2000104279A JP2001290790A JP 2001290790 A JP2001290790 A JP 2001290790A JP 2000104279 A JP2000104279 A JP 2000104279A JP 2000104279 A JP2000104279 A JP 2000104279A JP 2001290790 A JP2001290790 A JP 2001290790A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- processor
- host
- memory
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 プロセッサから共有メモリへのアクセス集中
を軽減する。 【解決手段】 ホスト側プロセッサ２０，２１およびデ
ィスク側プロセッサ２２，２３およびそれらのメインメ
モリ３間（実構成上は通信制御回路５間）に、１対１の
単方向通信路または双方向通信路を選択的に形成すると
共に、各プロセッサを共有メモリ(A)９０，(B)９１およ
びキャッシュメモリ１０に接続するスイッチ８を設け
る。 【効果】 アクセス速度の遅い共有メモリに対するリー
ドアクセスを低減でき、システム性能限界を向上でき
る。
を軽減する。 【解決手段】 ホスト側プロセッサ２０，２１およびデ
ィスク側プロセッサ２２，２３およびそれらのメインメ
モリ３間（実構成上は通信制御回路５間）に、１対１の
単方向通信路または双方向通信路を選択的に形成すると
共に、各プロセッサを共有メモリ(A)９０，(B)９１およ
びキャッシュメモリ１０に接続するスイッチ８を設け
る。 【効果】 アクセス速度の遅い共有メモリに対するリー
ドアクセスを低減でき、システム性能限界を向上でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスク制御装置
に関し、さらに詳しくは、共有メモリアクセス限界によ
る性能限界をなくすことによりシステム性能を向上させ
たディスク制御装置に関する。
に関し、さらに詳しくは、共有メモリアクセス限界によ
る性能限界をなくすことによりシステム性能を向上させ
たディスク制御装置に関する。
【０００２】
【従来の技術】従来、ホスト計算機との間のホストイン
タフェース制御を行うホスト側プロセッサとディスクイ
ンタフェース制御を行うディスク側プロセッサとを個別
に有するディスク制御装置では、両方のプロセッサがア
クセスできる共有メモリを介して、プロセッサ間通信を
行っている。
タフェース制御を行うホスト側プロセッサとディスクイ
ンタフェース制御を行うディスク側プロセッサとを個別
に有するディスク制御装置では、両方のプロセッサがア
クセスできる共有メモリを介して、プロセッサ間通信を
行っている。
【０００３】また、特開平１０−３３３８３６号公報に
は、バスを使わず、スイッチによる１対１通信により、
共有メモリを用いたプロセッサ間通信を実現する技術が
開示されている。
は、バスを使わず、スイッチによる１対１通信により、
共有メモリを用いたプロセッサ間通信を実現する技術が
開示されている。
【０００４】
【発明が解決しようとする課題】上記従来のディスク制
御装置では、プロセッサ間通信の際に共有メモリへのア
クセスが集中し、共有メモリアクセス限界によりシステ
ム性能が低下してしまう問題点がある。そこで、本発明
の目的は、共有メモリアクセス限界による性能限界をな
くすことによりシステム性能を向上させたディスク制御
装置を提供することにある。
御装置では、プロセッサ間通信の際に共有メモリへのア
クセスが集中し、共有メモリアクセス限界によりシステ
ム性能が低下してしまう問題点がある。そこで、本発明
の目的は、共有メモリアクセス限界による性能限界をな
くすことによりシステム性能を向上させたディスク制御
装置を提供することにある。
【０００５】
【課題を解決するための手段】第１の観点では、本発明
は、ホスト計算機との間のホストインタフェース制御を
行うホスト側プロセッサと、ディスクインタフェース制
御を行うディスク側プロセッサとを個別に有するディス
ク制御装置であって、前記ホスト側プロセッサが、前記
ディスク側プロセッサのローカルメモリに、アクセス可
能としたことを特徴とするディスク制御装置を提供す
る。上記第１の観点によるディスク制御装置では、例え
ばホスト側プロセッサがディスクリード要求をディスク
側プロセッサのローカルメモリに書き込み、ディスク側
プロセッサが自ローカルメモリに書き込まれた前記要求
を読み出して実行できるので、共有メモリを経由する必
要がない。よって、共有メモリへのアクセス集中を回避
でき、共有メモリアクセス限界による性能限界をなくす
ことができ、システム性能を向上させることが出来る。
は、ホスト計算機との間のホストインタフェース制御を
行うホスト側プロセッサと、ディスクインタフェース制
御を行うディスク側プロセッサとを個別に有するディス
ク制御装置であって、前記ホスト側プロセッサが、前記
ディスク側プロセッサのローカルメモリに、アクセス可
能としたことを特徴とするディスク制御装置を提供す
る。上記第１の観点によるディスク制御装置では、例え
ばホスト側プロセッサがディスクリード要求をディスク
側プロセッサのローカルメモリに書き込み、ディスク側
プロセッサが自ローカルメモリに書き込まれた前記要求
を読み出して実行できるので、共有メモリを経由する必
要がない。よって、共有メモリへのアクセス集中を回避
でき、共有メモリアクセス限界による性能限界をなくす
ことができ、システム性能を向上させることが出来る。
【０００６】第２の観点では、本発明は、ホスト計算機
との間のホストインタフェース制御を行うホスト側プロ
セッサと、ディスクインタフェース制御を行うディスク
側プロセッサとを個別に有するディスク制御装置であっ
て、前記ホスト側プロセッサが前記ディスク側プロセッ
サのローカルメモリにアクセスする通信路を形成するた
めのスイッチを具備したことを特徴とするディスク制御
装置を提供する。上記第２の観点によるディスク制御装
置では、スイッチにより形成された通信路を介して例え
ばホスト側プロセッサがディスクリード要求をディスク
側プロセッサのローカルメモリに書き込み、ディスク側
プロセッサが自ローカルメモリに書き込まれた前記要求
を読み出して実行できるので、共有メモリを経由する必
要がない。よって、共有メモリへのアクセス集中を回避
でき、共有メモリアクセス限界による性能限界をなくす
ことができ、システム性能を向上させることが出来る。
との間のホストインタフェース制御を行うホスト側プロ
セッサと、ディスクインタフェース制御を行うディスク
側プロセッサとを個別に有するディスク制御装置であっ
て、前記ホスト側プロセッサが前記ディスク側プロセッ
サのローカルメモリにアクセスする通信路を形成するた
めのスイッチを具備したことを特徴とするディスク制御
装置を提供する。上記第２の観点によるディスク制御装
置では、スイッチにより形成された通信路を介して例え
ばホスト側プロセッサがディスクリード要求をディスク
側プロセッサのローカルメモリに書き込み、ディスク側
プロセッサが自ローカルメモリに書き込まれた前記要求
を読み出して実行できるので、共有メモリを経由する必
要がない。よって、共有メモリへのアクセス集中を回避
でき、共有メモリアクセス限界による性能限界をなくす
ことができ、システム性能を向上させることが出来る。
【０００７】第３の観点では、本発明は、ホスト計算機
との間のホストインタフェース制御を行うホスト側プロ
セッサと、ディスクインタフェース制御を行うディスク
側プロセッサとを個別に有するディスク制御装置であっ
て、前記ホスト側プロセッサが前記ディスク側プロセッ
サのローカルメモリにアクセス可能とすると共に、各プ
ロセッサがアクセス可能な共有メモリを備えたことをこ
とを特徴とするディスク制御装置を提供する。上記第３
の観点によるディスク制御装置では、例えばホスト側プ
ロセッサがディスクリード要求をディスク側プロセッサ
のローカルメモリに書き込み、ディスク側プロセッサが
自ローカルメモリに書き込まれた前記要求を読み出して
実行できるので、共有メモリを経由する必要がない。よ
って、共有メモリへのアクセス集中を回避でき、共有メ
モリアクセス限界による性能限界をなくすことができ、
システム性能を向上させることが出来る。また、プロセ
ッサ間共有情報は、共有メモリを介することにより、効
率よく、共有できる。
との間のホストインタフェース制御を行うホスト側プロ
セッサと、ディスクインタフェース制御を行うディスク
側プロセッサとを個別に有するディスク制御装置であっ
て、前記ホスト側プロセッサが前記ディスク側プロセッ
サのローカルメモリにアクセス可能とすると共に、各プ
ロセッサがアクセス可能な共有メモリを備えたことをこ
とを特徴とするディスク制御装置を提供する。上記第３
の観点によるディスク制御装置では、例えばホスト側プ
ロセッサがディスクリード要求をディスク側プロセッサ
のローカルメモリに書き込み、ディスク側プロセッサが
自ローカルメモリに書き込まれた前記要求を読み出して
実行できるので、共有メモリを経由する必要がない。よ
って、共有メモリへのアクセス集中を回避でき、共有メ
モリアクセス限界による性能限界をなくすことができ、
システム性能を向上させることが出来る。また、プロセ
ッサ間共有情報は、共有メモリを介することにより、効
率よく、共有できる。
【０００８】第４の観点では、本発明は、ホスト計算機
との間のホストインタフェース制御を行うホスト側プロ
セッサと、ディスクインタフェース制御を行うディスク
側プロセッサとを個別に有するディスク制御装置であっ
て、前記各プロセッサが他のプロセッサのローカルメモ
リにアクセス可能とすると共に、プロセッサ間共有情報
を各プロセッサのローカルメモリに分散配置することに
より共有メモリをなくしたことを特徴とするディスク制
御装置を提供する。上記第４の観点によるディスク制御
装置では、例えばホスト側プロセッサがディスクリード
要求をディスク側プロセッサのローカルメモリに書き込
み、ディスク側プロセッサが自ローカルメモリに書き込
まれた前記要求を読み出して実行できるので、共有メモ
リを経由する必要がない。また、プロセッサ間共有情報
もローカルメモリに分散配置し、各プロセッサがアクセ
ス可能なので、共有メモリを経由する必要がない。よっ
て、共有メモリをなくすことができ、構成を簡単化でき
る。そして、共有メモリアクセス限界による性能限界を
なくすことができ、システム性能を向上させることが出
来る。
との間のホストインタフェース制御を行うホスト側プロ
セッサと、ディスクインタフェース制御を行うディスク
側プロセッサとを個別に有するディスク制御装置であっ
て、前記各プロセッサが他のプロセッサのローカルメモ
リにアクセス可能とすると共に、プロセッサ間共有情報
を各プロセッサのローカルメモリに分散配置することに
より共有メモリをなくしたことを特徴とするディスク制
御装置を提供する。上記第４の観点によるディスク制御
装置では、例えばホスト側プロセッサがディスクリード
要求をディスク側プロセッサのローカルメモリに書き込
み、ディスク側プロセッサが自ローカルメモリに書き込
まれた前記要求を読み出して実行できるので、共有メモ
リを経由する必要がない。また、プロセッサ間共有情報
もローカルメモリに分散配置し、各プロセッサがアクセ
ス可能なので、共有メモリを経由する必要がない。よっ
て、共有メモリをなくすことができ、構成を簡単化でき
る。そして、共有メモリアクセス限界による性能限界を
なくすことができ、システム性能を向上させることが出
来る。
【０００９】第５の観点では、本発明は、上記第１から
第４の観点のディスク制御装置において、前記ホスト側
プロセッサのアドレス空間に、前記ディスク側プロセッ
サのローカルメモリの一部または全部のメモリ空間を配
置したことを特徴とするディスク制御装置を提供する。
上記第５の観点によるディスク制御装置では、ホスト側
プロセッサが同一のアドレス空間上で自ローカルメモリ
にもディスク側プロセッサのローカルメモリにもアクセ
スできるので、ホスト側プロセッサの制御プログラム実
行時のオーバヘッドを低減し、処理をいっそう高速化す
ることが出来る。
第４の観点のディスク制御装置において、前記ホスト側
プロセッサのアドレス空間に、前記ディスク側プロセッ
サのローカルメモリの一部または全部のメモリ空間を配
置したことを特徴とするディスク制御装置を提供する。
上記第５の観点によるディスク制御装置では、ホスト側
プロセッサが同一のアドレス空間上で自ローカルメモリ
にもディスク側プロセッサのローカルメモリにもアクセ
スできるので、ホスト側プロセッサの制御プログラム実
行時のオーバヘッドを低減し、処理をいっそう高速化す
ることが出来る。
【００１０】
【発明の実施の形態】以下、図に示す実施形態により本
発明をさらに詳細に説明する。なお、これにより本発明
が限定されるものではない。
発明をさらに詳細に説明する。なお、これにより本発明
が限定されるものではない。
【００１１】−第１の実施形態− 図１は、本発明の第１の実施形態にかかるディスク制御
装置を示すブロック図である。このディスク制御装置１
００は、ホスト計算機Ｈとの間のホスト側インタフェー
スを行う複数のホスト側プロセッサ５０，５１と、複数
の磁気ディスク装置１３と、それら磁気ディスク装置１
３との間のディスク側インタフェースを行う複数のディ
スク側プロセッサ５２，５３と、前記各プロセッサ５０
〜５３で共有する情報（例えば構成情報）を格納する共
有メモリＡ９０および共有メモリＢ９１と、キャッシュ
メモリ１０と、ホストデータ転送パス６と、通信転送パ
ス７と、スイッチ８と、ディスクパス１２と、ディスク
データ転送パス１４とを具備して構成されている。
装置を示すブロック図である。このディスク制御装置１
００は、ホスト計算機Ｈとの間のホスト側インタフェー
スを行う複数のホスト側プロセッサ５０，５１と、複数
の磁気ディスク装置１３と、それら磁気ディスク装置１
３との間のディスク側インタフェースを行う複数のディ
スク側プロセッサ５２，５３と、前記各プロセッサ５０
〜５３で共有する情報（例えば構成情報）を格納する共
有メモリＡ９０および共有メモリＢ９１と、キャッシュ
メモリ１０と、ホストデータ転送パス６と、通信転送パ
ス７と、スイッチ８と、ディスクパス１２と、ディスク
データ転送パス１４とを具備して構成されている。
【００１２】前記ホスト側プロセッサ５０は、ＣＰＵ２
０と、ローカル（メイン）メモリ３０と、通信制御回路
５と、ホストデータ転送回路４０とを具備している。ま
た、前記ホスト側プロセッサ５１は、ＣＰＵ２１と、ロ
ーカルメモリ３１と、通信制御回路５と、ホストデータ
転送回路４１とを具備している。
０と、ローカル（メイン）メモリ３０と、通信制御回路
５と、ホストデータ転送回路４０とを具備している。ま
た、前記ホスト側プロセッサ５１は、ＣＰＵ２１と、ロ
ーカルメモリ３１と、通信制御回路５と、ホストデータ
転送回路４１とを具備している。
【００１３】前記ディスク側プロセッサ５２は、ＣＰＵ
２２と、ローカルメモリ３２と、通信制御回路５と、デ
ィスクデータ転送回路４２とを具備している。また、前
記ディスク側プロセッサ５３は、ＣＰＵ２３と、ローカ
ルメモリ３３と、通信制御回路５と、ディスクデータ転
送回路４３とを具備している。
２２と、ローカルメモリ３２と、通信制御回路５と、デ
ィスクデータ転送回路４２とを具備している。また、前
記ディスク側プロセッサ５３は、ＣＰＵ２３と、ローカ
ルメモリ３３と、通信制御回路５と、ディスクデータ転
送回路４３とを具備している。
【００１４】前記スイッチ８は、前記プロセッサ５０の
ＣＰＵ２０と他のプロセッサ５１，５２，５３のローカ
ルメモリ３１，３２，３３の間の通信路の形成、前記プ
ロセッサ５１のＣＰＵ２１と他のプロセッサ５０，５
２，５３のローカルメモリ３０，３２，３３の間の通信
路の形成、前記プロセッサ５２のＣＰＵ２２と他のプロ
セッサ５０，５１，５３のローカルメモリ３０，３１，
３３の間の通信路の形成および前記プロセッサ５３のＣ
ＰＵ２３と他のプロセッサ５０，５１，５２のローカル
メモリ３０，３１，３２の間の通信路の形成が可能であ
る。なお、この通信路は、例えば１対１の単方向通信路
または双方向通信路である。また、前記スイッチ８は、
各ＣＰＵ２０〜２３と共有メモリＡ９０，共有メモリＢ
９１およびキャッシュメモリ１０の間の通信路の形成が
可能である。従って、各プロセッサ５０〜５３は、全て
のプロセッサ５０〜５３のローカルメモリ３０〜３３と
共有メモリＡ９０，Ｂ９１とキャッシュメモリ１０とを
自由にリード／ライトすることが出来る。
ＣＰＵ２０と他のプロセッサ５１，５２，５３のローカ
ルメモリ３１，３２，３３の間の通信路の形成、前記プ
ロセッサ５１のＣＰＵ２１と他のプロセッサ５０，５
２，５３のローカルメモリ３０，３２，３３の間の通信
路の形成、前記プロセッサ５２のＣＰＵ２２と他のプロ
セッサ５０，５１，５３のローカルメモリ３０，３１，
３３の間の通信路の形成および前記プロセッサ５３のＣ
ＰＵ２３と他のプロセッサ５０，５１，５２のローカル
メモリ３０，３１，３２の間の通信路の形成が可能であ
る。なお、この通信路は、例えば１対１の単方向通信路
または双方向通信路である。また、前記スイッチ８は、
各ＣＰＵ２０〜２３と共有メモリＡ９０，共有メモリＢ
９１およびキャッシュメモリ１０の間の通信路の形成が
可能である。従って、各プロセッサ５０〜５３は、全て
のプロセッサ５０〜５３のローカルメモリ３０〜３３と
共有メモリＡ９０，Ｂ９１とキャッシュメモリ１０とを
自由にリード／ライトすることが出来る。
【００１５】また、前記スイッチ８は、前記ホストデー
タ転送回路４０，４１とキャッシュメモリ１０の間の通
信路の形成が可能である。従って、前記ホストデータ転
送回路４０，４１は、ホスト計算機Ｈと前記キャッシュ
メモリ１０の間のデータ転送を、ホスト計算機Ｈとの間
のインタフェース，ホストデータ転送パス６およびスイ
ッチ８を経由して、実行することが出来る。
タ転送回路４０，４１とキャッシュメモリ１０の間の通
信路の形成が可能である。従って、前記ホストデータ転
送回路４０，４１は、ホスト計算機Ｈと前記キャッシュ
メモリ１０の間のデータ転送を、ホスト計算機Ｈとの間
のインタフェース，ホストデータ転送パス６およびスイ
ッチ８を経由して、実行することが出来る。
【００１６】また、前記スイッチ８は、前記ディスクデ
ータ転送回路４２，４３とキャッシュメモリ１０の間の
通信路の形成が可能である。従って、前記ディスクデー
タ転送回路４２，４３は、前記キャッシュメモリ１０と
前記磁気ディスク装置１３の間のデータ転送を、スイッ
チ８，ディスクデータ転送パス１４およびディスクパス
１２を経由して、実行することが出来る。
ータ転送回路４２，４３とキャッシュメモリ１０の間の
通信路の形成が可能である。従って、前記ディスクデー
タ転送回路４２，４３は、前記キャッシュメモリ１０と
前記磁気ディスク装置１３の間のデータ転送を、スイッ
チ８，ディスクデータ転送パス１４およびディスクパス
１２を経由して、実行することが出来る。
【００１７】図２は、前記ホスト側プロセッサ５０のＣ
ＰＵ２０がアクセスし得るアドレス空間を示す説明図で
ある。ＣＰＵ２０のアドレス空間は、自ローカルメモリ
３０へのアクセス空間２０１と、全ての共有メモリＡ９
０，Ｂ９１へのアクセス空間２０２と、各共有メモリＡ
９０，Ｂ９１へのアクセス空間２０３，２０４と、他プ
ロセッサ５１〜５３のローカルメモリ３１〜３３へのア
クセス空間２０１とを含んでいる。他のホスト側プロセ
ッサ５１〜５３のＣＰＵ２１〜２３がアクセスし得るア
ドレス空間も同様である。
ＰＵ２０がアクセスし得るアドレス空間を示す説明図で
ある。ＣＰＵ２０のアドレス空間は、自ローカルメモリ
３０へのアクセス空間２０１と、全ての共有メモリＡ９
０，Ｂ９１へのアクセス空間２０２と、各共有メモリＡ
９０，Ｂ９１へのアクセス空間２０３，２０４と、他プ
ロセッサ５１〜５３のローカルメモリ３１〜３３へのア
クセス空間２０１とを含んでいる。他のホスト側プロセ
ッサ５１〜５３のＣＰＵ２１〜２３がアクセスし得るア
ドレス空間も同様である。
【００１８】図３は、上記ディスク制御装置１００にお
けるホストＩＯ処理のフローチャートである。ステップ
３０１では、ホスト側プロセッサ５０，５１は、共有メ
モリＡ９０，Ｂ９１から構成情報を取得する。ステップ
３０２では、取得した構成情報に基づいて、キャッシュ
メモリ１０の状態が正常であるか否か（アクセス可能か
否か）を判定し、正常ならステップ３０３へ進み、正常
でなければホストＩＯ処理を終了する。ステップ３０３
では、キャッシュメモリ１０上にアクセスすべきデータ
が在るか否かを確認し、アクセスすべきデータが無けれ
ばステップ３０４へ進み、アクセスすべきデータが在れ
ばステップ３０６へ進む。
けるホストＩＯ処理のフローチャートである。ステップ
３０１では、ホスト側プロセッサ５０，５１は、共有メ
モリＡ９０，Ｂ９１から構成情報を取得する。ステップ
３０２では、取得した構成情報に基づいて、キャッシュ
メモリ１０の状態が正常であるか否か（アクセス可能か
否か）を判定し、正常ならステップ３０３へ進み、正常
でなければホストＩＯ処理を終了する。ステップ３０３
では、キャッシュメモリ１０上にアクセスすべきデータ
が在るか否かを確認し、アクセスすべきデータが無けれ
ばステップ３０４へ進み、アクセスすべきデータが在れ
ばステップ３０６へ進む。
【００１９】ステップ３０４では、ホスト側プロセッサ
５０，５１は、ディスク側プロセッサ５２，５３のロー
カルメモリ３２，３３にディスクリード要求を書き込
む。すなわち、ホスト側プロセッサ５０，５１のＣＰＵ
２０，２１がディスクリード要求を発行して通信制御回
路５へ渡し、通信制御回路５は、通信転送パス７，スイ
ッチ８および通信転送パス７を経由して、ディスク側プ
ロセッサ５２，５３のローカルメモリ３２，３３に書き
込む。なお、処理の高速化のため、ホスト側プロセッサ
５０，５１のＣＰＵ２０，２１は、ディスクリード要求
を通信制御回路５へ渡した時点で動作を終える（ローカ
ルメモリ３２，３３にディスクリード要求が実際に書き
込まれるまで待たない）。
５０，５１は、ディスク側プロセッサ５２，５３のロー
カルメモリ３２，３３にディスクリード要求を書き込
む。すなわち、ホスト側プロセッサ５０，５１のＣＰＵ
２０，２１がディスクリード要求を発行して通信制御回
路５へ渡し、通信制御回路５は、通信転送パス７，スイ
ッチ８および通信転送パス７を経由して、ディスク側プ
ロセッサ５２，５３のローカルメモリ３２，３３に書き
込む。なお、処理の高速化のため、ホスト側プロセッサ
５０，５１のＣＰＵ２０，２１は、ディスクリード要求
を通信制御回路５へ渡した時点で動作を終える（ローカ
ルメモリ３２，３３にディスクリード要求が実際に書き
込まれるまで待たない）。
【００２０】ステップ３０５では、ディスク側プロセッ
サ５２，５３は、自ローカルメモリ３２，３３からディ
スクリード要求を読み込み、磁気ディスク装置１３から
データをリードし、キャッシュメモリ１０に書き込む。
サ５２，５３は、自ローカルメモリ３２，３３からディ
スクリード要求を読み込み、磁気ディスク装置１３から
データをリードし、キャッシュメモリ１０に書き込む。
【００２１】ステップ３０６では、ホスト側プロセッサ
５０，５１は、キャッシュメモリ１０上のデータに対し
てアクセスし、ホスト計算機Ｈに対するＩＯを実行す
る。そして、ホストＩＯ処理を終了する。
５０，５１は、キャッシュメモリ１０上のデータに対し
てアクセスし、ホスト計算機Ｈに対するＩＯを実行す
る。そして、ホストＩＯ処理を終了する。
【００２２】上記第１の実施形態のディスク制御装置１
００によれば、各プロセッサ５０〜５３で共有する必要
がないプロセッサ間通信情報（例えば、ディスクリード
要求）に関しては、相手先プロセッサのローカルメモリ
３０〜３３に直接アクセスし、共有メモリＡ９０，Ｂ９
１にアクセスしない。相手先プロセッサも自己のローカ
ルメモリにアクセスし、共有メモリＡ９０，Ｂ９１には
アクセスしない。よって、上位のホスト計算機Ｈによる
Ｉ／Ｏ処理が高負荷になった場合でも、共有メモリＡ９
０，Ｂ９１へのアクセス集中が発生せず、システム性能
を向上できる。さらに、プロセッサ間通信情報の受け取
りも、共有メモリＡ９０，Ｂ９１にアクセスする必要が
なく、自己のローカルメモリから読み出せばよいので、
時間が短縮され、処理を高速化できる。
００によれば、各プロセッサ５０〜５３で共有する必要
がないプロセッサ間通信情報（例えば、ディスクリード
要求）に関しては、相手先プロセッサのローカルメモリ
３０〜３３に直接アクセスし、共有メモリＡ９０，Ｂ９
１にアクセスしない。相手先プロセッサも自己のローカ
ルメモリにアクセスし、共有メモリＡ９０，Ｂ９１には
アクセスしない。よって、上位のホスト計算機Ｈによる
Ｉ／Ｏ処理が高負荷になった場合でも、共有メモリＡ９
０，Ｂ９１へのアクセス集中が発生せず、システム性能
を向上できる。さらに、プロセッサ間通信情報の受け取
りも、共有メモリＡ９０，Ｂ９１にアクセスする必要が
なく、自己のローカルメモリから読み出せばよいので、
時間が短縮され、処理を高速化できる。
【００２３】−第２の実施形態− 図４は、本発明の第２の実施形態にかかるディスク制御
装置を示すブロック図である。このディスク制御装置２
００は、第１の実施形態にかかるディスク制御装置１０
０の共有メモリＡ９０，Ｂ９１を全くなくした構成であ
る。この構成のため、このディスク制御装置２００で
は、プロセッサ間共有情報を、各プロセッサ５０〜５３
のローカルメモリ３０〜３３に分散配置する。
装置を示すブロック図である。このディスク制御装置２
００は、第１の実施形態にかかるディスク制御装置１０
０の共有メモリＡ９０，Ｂ９１を全くなくした構成であ
る。この構成のため、このディスク制御装置２００で
は、プロセッサ間共有情報を、各プロセッサ５０〜５３
のローカルメモリ３０〜３３に分散配置する。
【００２４】上記第２の実施形態のディスク制御装置２
００によれば、共有メモリを使わないため、構成を簡単
化できると共に、共有メモリアクセス限界によるディス
ク制御装置の性能限界がなくなり、さらにシステム性能
を向上できる。
００によれば、共有メモリを使わないため、構成を簡単
化できると共に、共有メモリアクセス限界によるディス
ク制御装置の性能限界がなくなり、さらにシステム性能
を向上できる。
【００２５】−他の実施形態− 上記ディスク制御装置１００，２００におけるスイッチ
８に代えて、共通データバスを用いて各部を接続しても
よい。
８に代えて、共通データバスを用いて各部を接続しても
よい。
【００２６】
【発明の効果】本発明のディスク制御装置によれば、あ
るプロセッサが他のプロセッサのローカルメモリを直接
アクセスし、アクセス時間のかかる共有メモリへのアク
セスを少なくするか又は全くアクセスしないため、共有
メモリアクセス限界による性能限界がなくなり、システ
ム性能を向上させることが出来る。
るプロセッサが他のプロセッサのローカルメモリを直接
アクセスし、アクセス時間のかかる共有メモリへのアク
セスを少なくするか又は全くアクセスしないため、共有
メモリアクセス限界による性能限界がなくなり、システ
ム性能を向上させることが出来る。
【図１】本発明の第１の実施形態にかかるディスク制御
装置を示す構成図である。
装置を示す構成図である。
【図２】図１のディスク制御装置におけるホスト側プロ
セッサのアドレス空間を示す説明図である。
セッサのアドレス空間を示す説明図である。
【図３】図１のディスク制御装置におけるホストＩ／Ｏ
処理を示すフローチャートである。
処理を示すフローチャートである。
【図４】本発明の第２の実施形態にかかるディスク制御
装置を示す構成図である。
装置を示す構成図である。
５ 通信制御回路 ６ ホストデータ転送パス ７ 通信転送パス ８ スイッチ １０ キャッシュメモリ １２ ディスクパス １３ 磁気ディスク装置 １４ ディスクデータ転送パス ２０〜２３ ＣＰＵ ３０〜３３ ローカル（メイン）メモリ ４０、４１ ホストデータ転送回路 ４２，４３ ディスクデータ転送回路 ５０，５１ ホスト側プロセッサ ５２，５３ ディスク側プロセッサ ９０，９１ 共有メモリ １００，２００ ディスク制御装置 Ｈ ホスト計算機
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 13/12 ３４０ Ｇ０６Ｆ 13/12 ３４０Ａ 15/16 ６４０ 15/16 ６４０Ｊ
Claims (5)
- 【請求項１】 ホスト計算機との間のホストインタフェ
ース制御を行うホスト側プロセッサと、ディスクインタ
フェース制御を行うディスク側プロセッサとを個別に有
するディスク制御装置であって、 前記ホスト側プロセッサが、前記ディスク側プロセッサ
のローカルメモリに、アクセス可能としたことを特徴と
するディスク制御装置。 - 【請求項２】 ホスト計算機との間のホストインタフェ
ース制御を行うホスト側プロセッサと、ディスクインタ
フェース制御を行うディスク側プロセッサとを個別に有
するディスク制御装置であって、 前記ホスト側プロセッサが前記ディスク側プロセッサの
ローカルメモリにアクセスする通信路を形成するための
スイッチを具備したことを特徴とするディスク制御装
置。 - 【請求項３】 ホスト計算機との間のホストインタフェ
ース制御を行うホスト側プロセッサと、ディスクインタ
フェース制御を行うディスク側プロセッサとを個別に有
するディスク制御装置であって、 前記ホスト側プロセッサが前記ディスク側プロセッサの
ローカルメモリにアクセス可能とすると共に、各プロセ
ッサがアクセス可能な共有メモリを備えたことを特徴と
するディスク制御装置。 - 【請求項４】 ホスト計算機との間のホストインタフェ
ース制御を行うホスト側プロセッサと、ディスクインタ
フェース制御を行うディスク側プロセッサとを個別に有
するディスク制御装置であって、 前記各プロセッサが他のプロセッサのローカルメモリに
アクセス可能とすると共に、プロセッサ間共有情報を各
プロセッサのローカルメモリに分散配置することにより
共有メモリをなくしたことを特徴とするディスク制御装
置。 - 【請求項５】 請求項１から請求項４のいずれかに記載
のディスク制御装置において、前記ホスト側プロセッサ
のアドレス空間に、前記ディスク側プロセッサのローカ
ルメモリの一部または全部のメモリ空間を配置したこと
を特徴とするディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104279A JP2001290790A (ja) | 2000-04-06 | 2000-04-06 | ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104279A JP2001290790A (ja) | 2000-04-06 | 2000-04-06 | ディスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001290790A true JP2001290790A (ja) | 2001-10-19 |
Family
ID=18617854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104279A Pending JP2001290790A (ja) | 2000-04-06 | 2000-04-06 | ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001290790A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961788B2 (en) * | 2002-04-26 | 2005-11-01 | Hitachi, Ltd. | Disk control device and control method therefor |
| US7054997B2 (en) | 2002-05-24 | 2006-05-30 | Hitachi, Ltd. | Disk array system and cache control method |
| US7133976B2 (en) | 2002-10-17 | 2006-11-07 | Hitachi, Ltd. | Disk array device, method for controlling the disk array device and storage system |
-
2000
- 2000-04-06 JP JP2000104279A patent/JP2001290790A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961788B2 (en) * | 2002-04-26 | 2005-11-01 | Hitachi, Ltd. | Disk control device and control method therefor |
| US7054997B2 (en) | 2002-05-24 | 2006-05-30 | Hitachi, Ltd. | Disk array system and cache control method |
| US7392341B2 (en) | 2002-05-24 | 2008-06-24 | Hitachi, Ltd. | Disk array system and cache control method |
| US7133976B2 (en) | 2002-10-17 | 2006-11-07 | Hitachi, Ltd. | Disk array device, method for controlling the disk array device and storage system |
| US7139880B2 (en) | 2002-10-17 | 2006-11-21 | Hitachi, Ltd. | Disk array device, method for controlling the disk array device and storage system |
| US7287125B2 (en) | 2002-10-17 | 2007-10-23 | Hitachi, Ltd. | Disk array device, method for controlling the disk array device and storage system |
| US7487298B2 (en) | 2002-10-17 | 2009-02-03 | Hitachi, Ltd. | Disk array device, method for controlling the disk array device and storage system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7945737B2 (en) | Memory hub with internal cache and/or memory access prediction | |
| TWI318737B (en) | Method and apparatus for predicting early write-back of owned cache blocks, and multiprocessor computer system | |
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| KR100847968B1 (ko) | 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법 | |
| JP3690295B2 (ja) | ディスクアレイ制御装置 | |
| JP2001290790A (ja) | ディスク制御装置 | |
| JP3531368B2 (ja) | コンピュータシステム及びバス間制御回路 | |
| US6195747B1 (en) | System and method for reducing data traffic between a processor and a system controller in a data processing system | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JPH0544238B2 (ja) | ||
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| JPS592058B2 (ja) | 記憶装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH06274415A (ja) | 共有メモリシステム | |
| JP2000066946A (ja) | メモリコントローラ | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JP2001273191A (ja) | コンピュータシステム | |
| CN114595173A (zh) | 一种数据传输方法、系统及计算机可读存储介质 | |
| JPH0612363A (ja) | メモリ制御装置およびマルチプロセッサシステム | |
| KR20030054985A (ko) | 웜 스탠바이 이중화 장치 | |
| JPS6267648A (ja) | 排他制御命令処理方式 | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JPH04117697A (ja) | マルチポートメモリ回路 | |
| JPH0221376A (ja) | 画像処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |