JPS6126085B2 - - Google Patents

Info

Publication number
JPS6126085B2
JPS6126085B2 JP57092812A JP9281282A JPS6126085B2 JP S6126085 B2 JPS6126085 B2 JP S6126085B2 JP 57092812 A JP57092812 A JP 57092812A JP 9281282 A JP9281282 A JP 9281282A JP S6126085 B2 JPS6126085 B2 JP S6126085B2
Authority
JP
Japan
Prior art keywords
auxiliary storage
storage device
password
stored
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57092812A
Other languages
English (en)
Other versions
JPS58208860A (ja
Inventor
Takeshi Nakatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57092812A priority Critical patent/JPS58208860A/ja
Publication of JPS58208860A publication Critical patent/JPS58208860A/ja
Publication of JPS6126085B2 publication Critical patent/JPS6126085B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 (イ) 発明の技術分野 本発明は多重化された補助記憶装置を含むデー
タ処理システムにおいて、当該補助記憶装置を2
重化装置としての、あるいは個別装置としてのい
ずれの使用形態をも取り得るようにした補助記憶
装置制御方式に関する。
(ロ) 従来技術と問題点 多重化された補助記憶装置、例えばフロツピイ
デイスク装置を有するデータ処理システムにおい
ては、そのうちの少くとも1台の装置にシステム
用ボリユームを格納せしめておき、当該装置より
イニシヤル・プログラム・ロード(IPL)を行な
いシステムを稼動させる様にしている。この場合
他のフロツピイデイスク装置には1台目の装置と
同一内容のボリユームを格納せしめておき2重化
構成としての形態をとるようにしてもよいし、ま
た、1台目の装置では入りきらない拡張システム
用ボリユームを格納せしめておくようにしてもよ
く、さらにユーザ用データボリユームとして使用
させるようにすることもできる。
いずれにしても、ボリユーム選択処理は利用者
が必要時に簡単に行なえる運用を考慮して設計さ
れている。したがつて、システム用ボリユームが
格納されているフロツピイデイスク装置が故障し
たとき、他の装置を単純に2重化された装置とみ
なしてアクセスしても、その時点でシステムボリ
ユームが入つている保証はない。他のボリユーム
をシステムボリユームとして使用すると当然のこ
とながらシステムダウンが生じる。そのため、フ
ロツピイデイスクの取扱いに関しては、切換によ
るシステムダウンを招かないよう細心の注意を払
う必要がある。
(ハ) 発明の目的 本発明は、補助記憶装置を多重化した場合にお
けるシステムボリユーム切換えによる誤作動を防
止することを目的としている。
(ニ) 発明の構成 上記目的を達成するために本発明は、中央処理
装置と、主記憶装置と、多重化された補助記憶装
置を含むデータ処理システムにおいて、上記補助
記憶装置のうちの少なくとも1つの補助記憶装置
について、上記主記憶装置に格納されているプロ
グラムによつてはアクセスされず、上記中央処理
装置内のマイクロプログラム制御等によるハード
ウエア機構によつてのみアクセスされる特定記憶
領域上にあらかじめ定められたパスワードを格納
せしめておき、当該パスワードが格納されている
補助記憶装置に故障が生じたとき、上記ハードウ
エア機構により他の補助記憶装置上の対応する上
記特定領域の内容を読出すよう構成し、上記あら
かじめ定められたパスワードが正常に読出された
とき当該他の補助記憶装置を上記故障の生じた補
助記憶装置の代替装置として使用することを特徴
とする。
(ホ) 発明の実施例 第1図は本発明による実施例のブロツク図であ
り、図中、1は中央処理装置(CPU)、2は主記
憶装置(MEM)、3はフロツピイデイスク制御ア
ダプタ、4−1〜4−nはI/Oアダプタ、5,
6はフロツピイデイスク装置、7−1〜7−nは
入出力装置(I/O)、8はマイクロプログラム
である。第1図図示実施例において、一方のフロ
ツピイデイスク装置5は各種のシステム制御情報
を格納するシステム用ボリユームとして使用さ
れ、他方のフロツピイデイスク装置6はシステ
ム用ボリユーム(2重化可能)、システム拡張
用ボリユーム(2重化不可)、ユーザ用ボリユ
ーム(2重化不可)のいずれかの形態で使用可能
とされている。また、各フロツピイデイスク装置
は、主記憶装置2上のプログラムが発行するコマ
ンドによつてはアクセスされない特定領域がもう
けられており、本発明においてはこの特定領域を
パスワード格納領域として使用する。パスワード
は、システム用ボリユームとして設定されたフロ
ツピイデイスクにのみ書込まれ、中央処理装置1
内のマイクロプログラム制御部8からのみ読出し
アクセスが可能である。
以下に実施例の動作を説明する。実施例におい
ては、各種のハードウエア動作はマイクロプログ
ラム制御部8の制御のもとに行なわれるため、そ
の動作態様を第2図図示の処理フローにもとずい
て説明する。
(1) 通常使用しているシステムボリユーム用のフ
ロツピイデイスク装置5へのアクセス時におい
て故障が検出されたとき、システムボリユーム
機番を2台目のフロツピイデイスク装置6に切
換える。
(2) 次に、切換えられたフロツピイデイスク装置
6のパスワード格納領域の内容を読出す。
(3) この読出しにおいてエラーが生じたときは、
フロツピイデイスク装置の切換えは行なわな
い。読出しエラーが生じなかつたときは、読出
しパスワードと、マイクロプログラム制御部8
が保持しているパスワードとの比較を行なう。
(4) 比較の結果、不一致であればフロツピイデイ
スク装置の切換えは行なわない。比較の結果、
一致していれば、当該フロツピイデイスク装置
6は2重化用にもうけられたシステム用ボリユ
ームであるため、当該フロツピイデイスク装置
6への切換処理を行ない、以後の処理を続行す
る。
本発明方式の場合、複数の補助記憶装置を接続
し、どの装置をシステムボリユーム用として割当
ててもよい。また、システムボリユーム用装置と
しては、1台のみ必要であり、他の装置は多重化
のためのシステムボリユーム用予備装置として使
用してもよいし、それ以外の目的(例えば利用者
用装置、拡張システム用装置)のために使用して
もよい。なお、予備装置あるいは利用者用のいず
れの目的で使用する場合においても、装置内のボ
リユーム交換はシステム稼動中いつでも自由に行
なうことができる。
(ヘ) 発明の効果 本発明によれば、多重化された補助記憶装置が
使用されるデータ処理システムにおいて、補助記
憶装置切換時に非所望なシステムダウンが発生す
ることを防止することができ、システムの信頼性
を向上させることができる。
【図面の簡単な説明】
第1図は本発明による実施例のブロツク図、第
2図は実施例の処理フローを示す図である。 第1図において、1は中央処理装置、2は主記
憶装置、5,6はフロツピイデイスク装置、8は
マイクロプログラム制御部である。

Claims (1)

  1. 【特許請求の範囲】 1 中央処理装置と、主記憶装置と、多重化され
    た補助記憶装置を含むデータ処理システムにおい
    て、上記補助記憶装置のうちの少なくとも1つの
    補助記憶装置について上記主記憶装置に格納され
    ているプログラムによつてアクセスされず、上記
    中央処理装置内のマイクロプログラム制御等によ
    るハードウエア機構によつてのみアクセスされる
    特定記憶領域上にあらかじめ定められたパスワー
    ドを格納せしめておき、当該パスワードが格納さ
    れている補助記憶装置に故障が生じたとき、上記
    ハードウエア機構により他の補助記憶装置上の対
    応する上記特定領域の内容を読出すように構成
    し、上記あらかじめ定められたパスワードが正常
    に読出されたとき、当該他の補助記憶装置を上記
    故障の生じた補助記憶装置の代替装置として使用
    することを特徴とする補助記憶装置制御方式。 2 上記パスワードを有する補助記憶装置に各種
    のシステム制御情報を格納せしめておき、当該補
    助記憶装置をシステムボリユーム用装置として使
    用することを特徴とする特許請求の範囲第1項記
    載の補助記憶装置制御方式。 3 上記パスワードを保持しない補助記憶装置を
    利用者用装置として使用することを特徴とする特
    許請求の範囲第1項記載の補助記憶装置制御方
    式。 4 上記パスワードを保持しない補助記憶装置を
    拡張システムボリユーム用装置として使用するこ
    とを特徴とする特許請求の範囲第1項記載の補助
    記憶装置制御方式。
JP57092812A 1982-05-31 1982-05-31 補助記憶装置制御方式 Granted JPS58208860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57092812A JPS58208860A (ja) 1982-05-31 1982-05-31 補助記憶装置制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57092812A JPS58208860A (ja) 1982-05-31 1982-05-31 補助記憶装置制御方式

Publications (2)

Publication Number Publication Date
JPS58208860A JPS58208860A (ja) 1983-12-05
JPS6126085B2 true JPS6126085B2 (ja) 1986-06-19

Family

ID=14064820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57092812A Granted JPS58208860A (ja) 1982-05-31 1982-05-31 補助記憶装置制御方式

Country Status (1)

Country Link
JP (1) JPS58208860A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616257B2 (ja) * 1988-03-24 1994-03-02 沖電気工業株式会社 業務処理装置

Also Published As

Publication number Publication date
JPS58208860A (ja) 1983-12-05

Similar Documents

Publication Publication Date Title
JP3631442B2 (ja) アレイ記憶システム
EP0303855B1 (en) Identification of data storage devices
JPH09128305A (ja) 外部記憶装置
JP2000181887A5 (ja)
JP2710195B2 (ja) 記憶装置コントローラ
JPH05233162A (ja) データ退避方式および保守機能を備えたデータ処理システム
JPS6126085B2 (ja)
JPH0736760A (ja) 装置多重化機能とモジュール間共用機能を併用した外部記憶装置の高信頼化方法
US6687852B1 (en) Ultra reliable disk memory for duplex processor platforms
JPH08234928A (ja) 情報記憶制御装置
JPS6134645A (ja) 二重化メモリ制御方式
US6671823B1 (en) Ultra reliable disk memory for multi-processor platforms
JPH083807B2 (ja) 2重化磁気デイスク装置の自動切換装置
JPH08179994A (ja) コンピュータシステム
JPS63140357A (ja) デイスク入出力制御方式
JPS61134859A (ja) メモリのバツクアツプ制御方式
JPH03229331A (ja) 情報処理装置
JPH0727468B2 (ja) 二重化情報処理装置
JPH0514353Y2 (ja)
JPH0588988A (ja) デイスクアレイ装置及びデータの復元方法
JPS583015A (ja) マイクロプログラム格納方式
JPH03269745A (ja) 二重化プロセッサシステム
JPH0594265A (ja) 多重書フアイルシステム
JPS6121539A (ja) デ−タフアイルの世代管理方式
JPS61239343A (ja) 半導体フアイルバツクアツプ制御方式