JPH03269745A - 二重化プロセッサシステム - Google Patents
二重化プロセッサシステムInfo
- Publication number
- JPH03269745A JPH03269745A JP2070080A JP7008090A JPH03269745A JP H03269745 A JPH03269745 A JP H03269745A JP 2070080 A JP2070080 A JP 2070080A JP 7008090 A JP7008090 A JP 7008090A JP H03269745 A JPH03269745 A JP H03269745A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- contents
- data
- repair
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 117
- 230000005856 abnormality Effects 0.000 claims abstract description 10
- 230000009977 dual effect Effects 0.000 claims abstract description 8
- 230000008439 repair process Effects 0.000 claims description 34
- 238000011084 recovery Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000003745 diagnosis Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000004092 self-diagnosis Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 206010028980 Neoplasm Diseases 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、それぞれメモリを有する二重化構成のプロセ
ッサと、これらの二重化されたプロセッサのどちらかを
稼動状態（制御状態）、どちらかを待機状態にするかの
制御を行う二重化制御部とでｍ戒される二重化プロセッ
サシステムに関し、さらに詳しくは、この様な二重化プ
ロセッサシステムにおいて、メモリのトランジェントな
エラー（パリティエラーやＥＣＣなと）の修復に関する
ものである。
ッサと、これらの二重化されたプロセッサのどちらかを
稼動状態（制御状態）、どちらかを待機状態にするかの
制御を行う二重化制御部とでｍ戒される二重化プロセッ
サシステムに関し、さらに詳しくは、この様な二重化プ
ロセッサシステムにおいて、メモリのトランジェントな
エラー（パリティエラーやＥＣＣなと）の修復に関する
ものである。
〈従来の技術〉
従来より、プロセッサシステムの信頼性を高めるために
、待機冗長形の二重化プロセッサシステムが採用されて
いる。
、待機冗長形の二重化プロセッサシステムが採用されて
いる。
第８図は、例えば「特公昭６１−１９０６０号」公報に
開示されている二重化プロセッサシステムの構成概念図
である。
開示されている二重化プロセッサシステムの構成概念図
である。
このシステムは、２台のプロセッサＰＣ１，ＰＣ２と、
これらのプロセッサの動作を監視し、どちらか一方のプ
ロセッサを実作業につかせ、他方プロセッサを待機状態
になるように制御する二重化制御部ＤＸで構成されてい
る。
これらのプロセッサの動作を監視し、どちらか一方のプ
ロセッサを実作業につかせ、他方プロセッサを待機状態
になるように制御する二重化制御部ＤＸで構成されてい
る。
二重化制御部ＤＸは、一方のプロセッサが故障した場合
に、待ｉ側のプロセッサが連続性を維持ながら制御状態
を引継ぎできるようにするために、それぞれのプロセッ
サにつながるメモリＭｌ、Ｍ２の内容を一致させるため
のメモリ等値化手段や、プロセッサ、メモリの自己診断
結果に基づいて制ｔＸｌｆｌの切換えを行う制御権切換
え手段が設けられている。
に、待ｉ側のプロセッサが連続性を維持ながら制御状態
を引継ぎできるようにするために、それぞれのプロセッ
サにつながるメモリＭｌ、Ｍ２の内容を一致させるため
のメモリ等値化手段や、プロセッサ、メモリの自己診断
結果に基づいて制ｔＸｌｆｌの切換えを行う制御権切換
え手段が設けられている。
〈発明が解決しようとする課題〉
この様な構成の二重化システムにおいて、二重化制御部
ＤＸは、例えば、制御部のメモリの自己診断でパリティ
エラーが発生すると、即座に制御権を交代させ、それま
で待機側であったプロセッサが制御を続行するように、
また、待機側のメモリの自己診断でパリティエラーが発
生すると、即座に待ａＯｌを停止させるように構成され
ている。
ＤＸは、例えば、制御部のメモリの自己診断でパリティ
エラーが発生すると、即座に制御権を交代させ、それま
で待機側であったプロセッサが制御を続行するように、
また、待機側のメモリの自己診断でパリティエラーが発
生すると、即座に待ａＯｌを停止させるように構成され
ている。
したがって、ノイズなどの一時的な要因によって、トラ
ンジェントなパリティエラーが発生したときなど、回復
可能なものについても一方のプロセッサの動作が停止す
ることとなり、二重化構成のプロセッサの一方が停止し
ている期間が長くなって信頼性を高める上で問題であっ
た。
ンジェントなパリティエラーが発生したときなど、回復
可能なものについても一方のプロセッサの動作が停止す
ることとなり、二重化構成のプロセッサの一方が停止し
ている期間が長くなって信頼性を高める上で問題であっ
た。
本発明は、この様な問題点に鑑みてなされたもので、そ
の目的は、メモリの自己診断でトランジェントなエラー
が発生したような場合、そのアドレスのデータを正規に
修復できるようにし、二重化システムをできるだけ長い
時間維持できるようにして信頼性を向上させることを目
的とする。
の目的は、メモリの自己診断でトランジェントなエラー
が発生したような場合、そのアドレスのデータを正規に
修復できるようにし、二重化システムをできるだけ長い
時間維持できるようにして信頼性を向上させることを目
的とする。
〈課題を解決するための手段〉
前記した課題を解決する本発明は、
それぞれメモリを有する二重化構成のプロセッサと、こ
れらの二重化されたプロセッサのどちらかを稼動状態（
制御状態）、どちらかを待機状態にするかの制御を行う
二重化制御部とで構成される二重化プロセッサシステム
において、前記各プロセッサに、 自分のメモリの診断を行うメモリ診断手段と、このメモ
リ診断手段が異常を検出したのを受けメモリの内容を修
復しても問題ないか否か判断するメモリ内容修復判断手
段と、 このメモリ内容修復判断手段で、修復が問題ないと判断
されると、前記二重化制御部を介して待機側のメモリか
ら正規のデータを取出し、当該データを異常が発生した
アドレスに書込んでメモリ内容を修復するメモリ修復手
段と、 を設けて構成される。
れらの二重化されたプロセッサのどちらかを稼動状態（
制御状態）、どちらかを待機状態にするかの制御を行う
二重化制御部とで構成される二重化プロセッサシステム
において、前記各プロセッサに、 自分のメモリの診断を行うメモリ診断手段と、このメモ
リ診断手段が異常を検出したのを受けメモリの内容を修
復しても問題ないか否か判断するメモリ内容修復判断手
段と、 このメモリ内容修復判断手段で、修復が問題ないと判断
されると、前記二重化制御部を介して待機側のメモリか
ら正規のデータを取出し、当該データを異常が発生した
アドレスに書込んでメモリ内容を修復するメモリ修復手
段と、 を設けて構成される。
く作用〉
２つのプロセッサは二重化制御部からの制御権を示す信
号にしたがって一方が制御状態に、他方が一方のプロセ
ッサの故障に備えて待機状態になっている。この間、２
つのプロセッサ内のメモリ内容は、二重化制御部のメモ
リ等値化手段により常に同じになるように等値化されて
いる。
号にしたがって一方が制御状態に、他方が一方のプロセ
ッサの故障に備えて待機状態になっている。この間、２
つのプロセッサ内のメモリ内容は、二重化制御部のメモ
リ等値化手段により常に同じになるように等値化されて
いる。
メモリ診断手段は、メモリ診断を例えば一番優先順位の
低いタスクとして実施しており、パリティエラー等のエ
ラーを検出すると、エラー検出をメモリ内容修復判断手
段に伝える。
低いタスクとして実施しており、パリティエラー等のエ
ラーを検出すると、エラー検出をメモリ内容修復判断手
段に伝える。
メモリ内容修復手段は、メモリの内容を修復しても問題
ないか否かを判断する。
ないか否かを判断する。
メモリ修復手段は、メモリ内容を修復しても問題ないと
判断された場合、二重化制御部を介して待ｍ側のメモリ
から異常が検出されたアドレスと同じアドレスから正規
のデータを取出し、そのデータを異常が発生したアドレ
スに書込んでメモリ内容を修復する。
判断された場合、二重化制御部を介して待ｍ側のメモリ
から異常が検出されたアドレスと同じアドレスから正規
のデータを取出し、そのデータを異常が発生したアドレ
スに書込んでメモリ内容を修復する。
〈実施例〉
以下図面を用いて、本発明の実施例を詳細に説明する。
第１図は、本発明の一実腫例を示すｍ戒ブロック図であ
る０図において、ＰＣＩ、ＰＯ２はそれぞれメモリＭ１
．Ｍ２を有する二重化構成のプロセッサ、ＤＸはこれら
の二重化されたプロセッサＰｃｔ、ＰＯ２に対してデー
タバスＢＳを介して接続された二重化制御部で、２つの
プロセッサのどちらかを稼動状態（制御状Ｂ）、どちら
がを稼動状態にあるプロセッサの故障に備えて待機状態
にするかの制御を行うものである。
る０図において、ＰＣＩ、ＰＯ２はそれぞれメモリＭ１
．Ｍ２を有する二重化構成のプロセッサ、ＤＸはこれら
の二重化されたプロセッサＰｃｔ、ＰＯ２に対してデー
タバスＢＳを介して接続された二重化制御部で、２つの
プロセッサのどちらかを稼動状態（制御状Ｂ）、どちら
がを稼動状態にあるプロセッサの故障に備えて待機状態
にするかの制御を行うものである。
この二重化制御部ＤＸは、各プロセッサから動作状態を
示すレディ信号ＲＤＹを受け、制御権を与えるための信
号ＤＯ３を出力する制御権切換え手段２１、各プロセッ
サからアクセスが可能な共有メモリを有し、この共有メ
モリを介して各プロセッサ内のメモリからデータの取出
し／書き込みを行うデータ取出し手段２２、各プロセッ
サ内のメモリ内容を一致させるためのメモリ等値化手段
２３等を備えている。
示すレディ信号ＲＤＹを受け、制御権を与えるための信
号ＤＯ３を出力する制御権切換え手段２１、各プロセッ
サからアクセスが可能な共有メモリを有し、この共有メ
モリを介して各プロセッサ内のメモリからデータの取出
し／書き込みを行うデータ取出し手段２２、各プロセッ
サ内のメモリ内容を一致させるためのメモリ等値化手段
２３等を備えている。
各プロセッサＰｃｔ、ＰＯ２において、１１は自分のメ
モリＭｌ （Ｍ２）の診断を行うメモリ診断手段、１２
はこのメモリ診断手段１１が異常を検出したのを受け、
メモリの内容を修復しても問題ないか否か判断するメモ
リ内容修復判断手段、１３はメモリ内容修復判断手段１
２で、修復が問題ないと判断された場合、二重化制御部
ＤＸを介して待ｉｎのメモリから異常が検出されたアド
レスと同じアドレスから正規のデータを取出し、そのデ
ータを異常が発生したアドレスに書込んでメモリ内容を
修復するメモリ修復手段である。
モリＭｌ （Ｍ２）の診断を行うメモリ診断手段、１２
はこのメモリ診断手段１１が異常を検出したのを受け、
メモリの内容を修復しても問題ないか否か判断するメモ
リ内容修復判断手段、１３はメモリ内容修復判断手段１
２で、修復が問題ないと判断された場合、二重化制御部
ＤＸを介して待ｉｎのメモリから異常が検出されたアド
レスと同じアドレスから正規のデータを取出し、そのデ
ータを異常が発生したアドレスに書込んでメモリ内容を
修復するメモリ修復手段である。
このように構成した装置の動作を次に説明する。
第２図は、各プロセッサＰｃｔ、ＰＯ２において、メモ
リ診断手段１１．メモリ内容修復判断手段１２．メモリ
修復手段１３の動作を示す概念図で、各手段１１〜１３
はいずれもプログラムによって実現される。
リ診断手段１１．メモリ内容修復判断手段１２．メモリ
修復手段１３の動作を示す概念図で、各手段１１〜１３
はいずれもプログラムによって実現される。
第３図は、その動作を示す概略フローチャートである。
制御権のあるプロセッサにおいて、メモリ診断手段１１
は、例えばプライオリティが最下位のタスクとなってい
て、このメモリ診断のためのプログラムが起動されると
、自分のプロセッサ測メモリＭに対して、アドレスを順
次更新しながらそこに格納されているデータを例えば２
バイトづつ読出し診断を行う（ステップ１．２）。
は、例えばプライオリティが最下位のタスクとなってい
て、このメモリ診断のためのプログラムが起動されると
、自分のプロセッサ測メモリＭに対して、アドレスを順
次更新しながらそこに格納されているデータを例えば２
バイトづつ読出し診断を行う（ステップ１．２）。
このようなメモリ診断の実行中にエラーが検出されると
、次に、メモリ内容修復判断手段１２の一部として機能
するエラー処理１のプログラムが起動される。
、次に、メモリ内容修復判断手段１２の一部として機能
するエラー処理１のプログラムが起動される。
エラー処理１のプログラムでは、エラー発生がパリティ
エラーであるか判断し、パリティエラーである場合、メ
モリの内容を再度読出しメモリ診断を再試行する（ステ
ップ３．４〉。ここで正常と判断されればステップ２に
戻る。
エラーであるか判断し、パリティエラーである場合、メ
モリの内容を再度読出しメモリ診断を再試行する（ステ
ップ３．４〉。ここで正常と判断されればステップ２に
戻る。
再試行の結果でも、エラーが発生した場合は、続いてメ
モリ内容修復判断手段１２の一部として機能するエラー
処理２のプログラムが起動される。
モリ内容修復判断手段１２の一部として機能するエラー
処理２のプログラムが起動される。
エラー処理２のプログラムでは、エラー発生がパリティ
エラーであるか再び判断し、パリティエラーである場合
、それが未使用のデータベースか判断し、未使用でない
場合、次にシステムがシングルシステム（一つのプロセ
ッサで動作している状態）か、二重化構成か判断し、二
重化構成となっている場合、続いて、自分が制御側であ
って二重化制御部ＤＸ及び待ＩＨｍプロセッサが故障し
ていないか判断する（ステップ６．７．８＞。
エラーであるか再び判断し、パリティエラーである場合
、それが未使用のデータベースか判断し、未使用でない
場合、次にシステムがシングルシステム（一つのプロセ
ッサで動作している状態）か、二重化構成か判断し、二
重化構成となっている場合、続いて、自分が制御側であ
って二重化制御部ＤＸ及び待ＩＨｍプロセッサが故障し
ていないか判断する（ステップ６．７．８＞。
ステップ６で未使用のデータベースである場合は、”Ｏ
Ｊを書き込む処理を行う（ステップ９）。
Ｊを書き込む処理を行う（ステップ９）。
また、ステップ７でシングルシステムであると判断され
た場合、および二重化制御部ＤＸ及び待Ｉｌｒｍプロセ
ッサが故障していると判断された場合は、そのことを示
すメツセージを送出する〈ステップ１０）。
た場合、および二重化制御部ＤＸ及び待Ｉｌｒｍプロセ
ッサが故障していると判断された場合は、そのことを示
すメツセージを送出する〈ステップ１０）。
ステップ８で、二重化制御部ＤＸ及び待ａｍプロセッサ
が正常であると判断されると、次に、エラーが発生した
部分がプログラム領域か否か、自分が制御側にあるか否
か判断する（ステップ１１゜１２）。
が正常であると判断されると、次に、エラーが発生した
部分がプログラム領域か否か、自分が制御側にあるか否
か判断する（ステップ１１゜１２）。
ステップ１１．１２でプログラム領域で、かつ自分が制
御側にあると判断されると、メモリ内容を修復しても問
題ないとして、待機側からデータを取出しそのデータを
自分の開のメモリに書き込むメモリ修復処理を行う（ス
テップ１３）。
御側にあると判断されると、メモリ内容を修復しても問
題ないとして、待機側からデータを取出しそのデータを
自分の開のメモリに書き込むメモリ修復処理を行う（ス
テップ１３）。
ステップ１１において、プログラム領域でないと判断さ
れる（データ領域であると判断される）と、続いて、自
分が待機側にあるのか否か、書換え可能かを判断する（
ステップ１４．１５＞。
れる（データ領域であると判断される）と、続いて、自
分が待機側にあるのか否か、書換え可能かを判断する（
ステップ１４．１５＞。
自分が待機側であって、書換え可能と判断されると、メ
モリ内容を修復しても問題ないとして、制御側からデー
タを取出しそのデータを書き込むメモリ修復処理を行う
（ステップ１６）。
モリ内容を修復しても問題ないとして、制御側からデー
タを取出しそのデータを書き込むメモリ修復処理を行う
（ステップ１６）。
なお、ステップ３．５において、パリティエラーでない
場合、エラーの発生原因は重要な事項であると判断し、
システムを停止するようになっている。
場合、エラーの発生原因は重要な事項であると判断し、
システムを停止するようになっている。
第４図は、第３図のステップ１６における制御側からデ
ータを取出して書き込む処理の詳細を示すフローチャー
トであり、第５図は、二重化制御部ＤＸにおいて、デー
タ取出し手段２２が行う待ａａｍからデータを取出す動
作を示すフローチャートである。
ータを取出して書き込む処理の詳細を示すフローチャー
トであり、第５図は、二重化制御部ＤＸにおいて、デー
タ取出し手段２２が行う待ａａｍからデータを取出す動
作を示すフローチャートである。
制御側プロセッサのメモリ修復手段１３は、はじめに、
取出したいデータのアドレスを、二重化制御部ＤＸ内の
共有メモリのアドレス部に設定し、続いて共有メモリの
コマンド部にデータの読出しを指示するコマンド’＄８
０００Ｊを設定する（ステップ１７．１８）。
取出したいデータのアドレスを、二重化制御部ＤＸ内の
共有メモリのアドレス部に設定し、続いて共有メモリの
コマンド部にデータの読出しを指示するコマンド’＄８
０００Ｊを設定する（ステップ１７．１８）。
二重化制御部ＤＸのデータ取出手段２２は、第５図のス
テップ３１に示すように、共有メモリのコマンド部にデ
ータの読出しを指示するコマンドｒ＄８０００４が設定
されたか否か判断していて、このコマンドが設定される
と、アドレス部で指定されたアドレスからメモリ内容を
読出し、それをデータ部に設定する（ステップ３２）。
テップ３１に示すように、共有メモリのコマンド部にデ
ータの読出しを指示するコマンドｒ＄８０００４が設定
されたか否か判断していて、このコマンドが設定される
と、アドレス部で指定されたアドレスからメモリ内容を
読出し、それをデータ部に設定する（ステップ３２）。
続いて、コマンド部にデータ設定完了を示すコマンド「
＄００８０Ｊを設定する（ステップ３３）。
＄００８０Ｊを設定する（ステップ３３）。
第４図に戻り、ステップ１つでコマンド部に１’＄００
８０」が設定され、データが設定されたと判断されると
、次に、共有メモリのデータ部からステップ３２で設定
されたデータを取出し、そのデータを自分〈制６１側〉
のメモリに設定する（ステップ２０）。
８０」が設定され、データが設定されたと判断されると
、次に、共有メモリのデータ部からステップ３２で設定
されたデータを取出し、そのデータを自分〈制６１側〉
のメモリに設定する（ステップ２０）。
続いて、共有メモリのコマンド部に「０」を設定して（
ステップ２１）、リターンする。
ステップ２１）、リターンする。
第６図は、第４図と第５図の各フローチャートで示す、
待ｍ側メモリから修復のためのデータを読出し、そのデ
ータを制ａｌｌｏｔメモリに等値化するメモリ修復動作
を、共有メモリ内にｍ戒された制御側修復用メモリ領域
を中心にして示す概念図である。
待ｍ側メモリから修復のためのデータを読出し、そのデ
ータを制ａｌｌｏｔメモリに等値化するメモリ修復動作
を、共有メモリ内にｍ戒された制御側修復用メモリ領域
を中心にして示す概念図である。
ここでは、二重化制御部ＤＸの共有メモリが初期化され
ていないので、使用に先立ってｒ Ｉ ＳＴＣ」を設定
するようにしている。
ていないので、使用に先立ってｒ Ｉ ＳＴＣ」を設定
するようにしている。
第７図は、制御側メモ・りから修復のためのデータを読
出し、そのデータを待機間メモリに等値化するメモリ修
復動作を、共有メモリ内に構成された待１１１測修復用
メモリ領域を中心にして示す概念図である。
出し、そのデータを待機間メモリに等値化するメモリ修
復動作を、共有メモリ内に構成された待１１１測修復用
メモリ領域を中心にして示す概念図である。
ここでは、二重化制御部ＤＸの共有メモリが初期化され
ていないので、使用に先立ってｒＩＣ３Ｔ」を設定する
ようにしている。
ていないので、使用に先立ってｒＩＣ３Ｔ」を設定する
ようにしている。
なお、上記の実腫例では、一方のメモリにパリティエラ
ーが発生した場合を想定して説明したが、これ以外に例
えばノイズの影響などによるトランジェントな異常発生
であって、回復可能なエラーについても同様に適用する
ことができる。
ーが発生した場合を想定して説明したが、これ以外に例
えばノイズの影響などによるトランジェントな異常発生
であって、回復可能なエラーについても同様に適用する
ことができる。
〈発明の効果〉
以上詳細に説明したように、本発明によれば二重化構成
のプロセッサシステムにおいて、−時的な要因による異
常発生時に、それが回復可能のものであれば、二重化構
成のままでメモリの修復ができるので、一方のプロセッ
サを停止する必要がなくなり、信頼性を高めることかで
きる。
のプロセッサシステムにおいて、−時的な要因による異
常発生時に、それが回復可能のものであれば、二重化構
成のままでメモリの修復ができるので、一方のプロセッ
サを停止する必要がなくなり、信頼性を高めることかで
きる。
また、メモリの修復を例えばハードウェアでＥＣＣ方式
により行うのに比べて、メモリアクセスのスピードを早
くできる上に、全体構成を簡単にできる。
により行うのに比べて、メモリアクセスのスピードを早
くできる上に、全体構成を簡単にできる。
第１図は本発明の一実施例を示すｍ威ブロック図、
第２図は２つのプロセッサにおいてメモリ診断手段、メ
モリ内容修復判断手段、メモリ修復手段の動作概要を示
す概念図、 第３図はその動作を示す概略フローチャート、第４図は
第３図のステップ１６における制御側からデータを取出
して書き込む処理の詳細を示すフローチャート、第５図
は、二重化制御部において、データ取出し手段が行う待
１１１１ＪＩからデータを取出す動作を示すフローチャ
ート、 第６図は待機間メモリから修復のためのデータを読出し
、そのデータを制御量メモリに等値化するメモリ修復動
作を、制６１１ｒｐＪ修復用メモリ領域を中心にして示
す概念図、 第７図は制御量メモリから修復のためのデータを読出し
、そのデータを待機間メモリに等値化するメモリ修復動
作を、待Ｉｌ＠修復用メモリ領域を中心にして示す概念
図、 第８図は「特公昭６１−１９０６０号」公報に開示され
ている二重化プロセッサシステムの構成概念図である。 ２２・・・データ取出し手段 ２３・・・メモリ等値化手段 ＰＣＩ、ＰＯ２・・・プロセッサ ＤＸ・・・二重化制御部 Ｍｌ、Ｍ２・・・メモリ １１・・・メモリ診断手段 １２・・・メモリ内容修復判断手段 １３・・・メモリ修復手段 ２１・・・制御権切換手段 第 図 第 ２図 彎５゛Ｊ君１Ｐ夜ｊ−−−１・・−ｆシトＪ１門にイワ
“１第 ４ 図 治・ｊ ぞ即 イ則 第 図 埼↑氏側
モリ内容修復判断手段、メモリ修復手段の動作概要を示
す概念図、 第３図はその動作を示す概略フローチャート、第４図は
第３図のステップ１６における制御側からデータを取出
して書き込む処理の詳細を示すフローチャート、第５図
は、二重化制御部において、データ取出し手段が行う待
１１１１ＪＩからデータを取出す動作を示すフローチャ
ート、 第６図は待機間メモリから修復のためのデータを読出し
、そのデータを制御量メモリに等値化するメモリ修復動
作を、制６１１ｒｐＪ修復用メモリ領域を中心にして示
す概念図、 第７図は制御量メモリから修復のためのデータを読出し
、そのデータを待機間メモリに等値化するメモリ修復動
作を、待Ｉｌ＠修復用メモリ領域を中心にして示す概念
図、 第８図は「特公昭６１−１９０６０号」公報に開示され
ている二重化プロセッサシステムの構成概念図である。 ２２・・・データ取出し手段 ２３・・・メモリ等値化手段 ＰＣＩ、ＰＯ２・・・プロセッサ ＤＸ・・・二重化制御部 Ｍｌ、Ｍ２・・・メモリ １１・・・メモリ診断手段 １２・・・メモリ内容修復判断手段 １３・・・メモリ修復手段 ２１・・・制御権切換手段 第 図 第 ２図 彎５゛Ｊ君１Ｐ夜ｊ−−−１・・−ｆシトＪ１門にイワ
“１第 ４ 図 治・ｊ ぞ即 イ則 第 図 埼↑氏側
Claims (1)
- 【特許請求の範囲】 それぞれメモリを有する二重化構成のプロセッサと、こ
れらの二重化されたプロセッサのどちらかを稼動状態（
制御状態）、どちらかを稼動状態にあるプロセッサの故
障に備えて待機状態にするかの制御を行う二重化制御部
とで構成される二重化プロセッサシステムにおいて、 前記各プロセッサに、 自分のメモリの診断を行うメモリ診断手段と、このメモ
リ診断手段が異常を検出したのを受けメモリの内容を修
復しても問題ないか否かを判断するメモリ内容修復判断
手段と、 このメモリ内容修復判断手段で、修復が問題ないと判断
されると、前記二重化制御部を介して待機側のメモリか
ら正規のデータを取出し、当該データを異常が検出され
たアドレスに書込んでメモリ内容を修復するメモリ修復
手段と、 を設けたことを特徴とする二重化プロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070080A JPH03269745A (ja) | 1990-03-20 | 1990-03-20 | 二重化プロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070080A JPH03269745A (ja) | 1990-03-20 | 1990-03-20 | 二重化プロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03269745A true JPH03269745A (ja) | 1991-12-02 |
Family
ID=13421209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2070080A Pending JPH03269745A (ja) | 1990-03-20 | 1990-03-20 | 二重化プロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03269745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6237108B1 (en) | 1992-10-09 | 2001-05-22 | Fujitsu Limited | Multiprocessor system having redundant shared memory configuration |
| JP2013033402A (ja) * | 2011-08-02 | 2013-02-14 | Nec Access Technica Ltd | 情報更生装置、メモリ制御システム、情報更生方法およびコンピュータプログラム |
| US9032190B2 (en) | 2009-08-24 | 2015-05-12 | International Business Machines Corporation | Recovering from an error in a fault tolerant computer system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081235A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS55125598A (en) * | 1979-03-21 | 1980-09-27 | Fujitsu Ltd | Restoration system of memory content |
| JPS608962A (ja) * | 1983-06-29 | 1985-01-17 | Fujitsu Ltd | 記憶情報一時障害検出方式 |
| JPS61267844A (ja) * | 1985-05-22 | 1986-11-27 | Fuji Electric Co Ltd | 耐故障演算制御装置 |
| JPH01295338A (ja) * | 1987-12-25 | 1989-11-29 | Fujitsu Ltd | 二重化システムの切離し表示フラグオン切換え制御方式 |
-
1990
- 1990-03-20 JP JP2070080A patent/JPH03269745A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081235A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS55125598A (en) * | 1979-03-21 | 1980-09-27 | Fujitsu Ltd | Restoration system of memory content |
| JPS608962A (ja) * | 1983-06-29 | 1985-01-17 | Fujitsu Ltd | 記憶情報一時障害検出方式 |
| JPS61267844A (ja) * | 1985-05-22 | 1986-11-27 | Fuji Electric Co Ltd | 耐故障演算制御装置 |
| JPH01295338A (ja) * | 1987-12-25 | 1989-11-29 | Fujitsu Ltd | 二重化システムの切離し表示フラグオン切換え制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6237108B1 (en) | 1992-10-09 | 2001-05-22 | Fujitsu Limited | Multiprocessor system having redundant shared memory configuration |
| US9032190B2 (en) | 2009-08-24 | 2015-05-12 | International Business Machines Corporation | Recovering from an error in a fault tolerant computer system |
| JP2013033402A (ja) * | 2011-08-02 | 2013-02-14 | Nec Access Technica Ltd | 情報更生装置、メモリ制御システム、情報更生方法およびコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0889409B1 (en) | Mirrored write-back cache module warmswap | |
| US7370248B2 (en) | In-service raid mirror reconfiguring | |
| JP2994070B2 (ja) | データ処理システムにおけるミラー化された一対のデータ記憶ユニットの状態を決定する方法及び装置 | |
| JPH10177498A (ja) | フォルトトレラント・コンピュータ・システムのメモリ・マネージメント | |
| JPH07117903B2 (ja) | 障害回復方法 | |
| JPH1031610A (ja) | データベースのデータ回復装置及びその方法 | |
| JP2000181887A5 (ja) | ||
| US5381544A (en) | Copyback memory system and cache memory controller which permits access while error recovery operations are performed | |
| JPH03269745A (ja) | 二重化プロセッサシステム | |
| JPS6119061B2 (ja) | ||
| JP2000293389A (ja) | フォールトトレラントシステムにおけるミラーディスク復旧方式 | |
| JPH02294723A (ja) | 補助記憶装置の２重化制御方法 | |
| JPS6326407B2 (ja) | ||
| JPS62115555A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JPS61136137A (ja) | 二重化計算機システム | |
| JPH10187355A (ja) | ディスク制御システム | |
| JPS6119060B2 (ja) | ||
| JPH0944317A (ja) | 代替セクタの登録方式 | |
| JPH03204746A (ja) | 二重化共有メモリ自己診断方式 | |
| JPS63148348A (ja) | デ−タ書戻し方式 | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JP2817458B2 (ja) | ディスクキャッシュの再オンライン化システム | |
| JPH0736629A (ja) | ディスク障害自動復旧処理方法 | |
| JPS5851364A (ja) | 二重化周辺記憶制御装置 | |
| JPS60112171A (ja) | ２重化処理方式 |