JPH02129753A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JPH02129753A
JPH02129753A JP28238088A JP28238088A JPH02129753A JP H02129753 A JPH02129753 A JP H02129753A JP 28238088 A JP28238088 A JP 28238088A JP 28238088 A JP28238088 A JP 28238088A JP H02129753 A JPH02129753 A JP H02129753A
Authority
JP
Japan
Prior art keywords
unit
output
input
processor
processor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28238088A
Other languages
English (en)
Inventor
Nobuhiro Yasuhara
保原 信弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP28238088A priority Critical patent/JPH02129753A/ja
Publication of JPH02129753A publication Critical patent/JPH02129753A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数のプロセッサと、これらプロセッサが
アクセスを行う大田刃装置とを同一バス上に並設して構
成されるマルチプロセッサシステムに関する。
〔従来の技術〕
従来のマルチプロセッサシステムは、プロセッサユニッ
トを複数個システム中に置くことによって機能を分割し
、負荷の分散全図ってシステムの性能向上を目指すもの
である。このようなマルチプロセッサシステムの中には
、例えば第6図に示すようにひとつのシステムバス1に
、入出力ユニットをアクセス可能なシステムを持つプロ
セッサユニット3と、該プロセッサユニット3に対シテ
のみ処mt−行う入出力ユニット2と、入出力ユニット
2をシステムバス1から読み書き出来るが入出力ユニッ
ト2fcアクセス出来ないシステムバスつプロセッサユ
ニット4と、プロセッサユニット3.4及び入出力ユニ
ット2よりアクセス可能なメモリユニット5と、入出力
ユニット2から出力しプロセッサユニット3で入力され
て入出力ユニットの出力データの出力完了を知らせるス
テータス信号線6とを有するシステムがある。
このようなシステムでは、あるプロセッサユニットが入
出力ユニットからデータを出力する場合に注意しなけれ
ばならない事項がある。それは、入出力ユニットにデー
タの出力t−e求しているプロセッサユニット以外のプ
ロセッサユニットが先のプロセッサユニットと同時に入
出カニエツトにデータを出力した場合であり、この時は
先に入出力ユニットに渡されたデータが完全に出力され
るまで、次の出力データを待ち状態にしなければ、出力
データが出力される迄の間に変わってしまうことがある
。このようなシステムでは出力データが保証されず、信
頼性の低いものとなってしまう。
そのため、−船釣にはセマフォに代表される排他制御を
行い、出力データを保証する必要がある。
だが、本事例の様なシステムにおいては、システムの違
いから排他制御をシステム中に構築することが困難であ
ることが知られている。そこで、この様ナシステムでは
ひとつのプロセッサユニットだけに入出力ユニットをア
クセスする権利を与え、他のプロセッサユニットはこの
プロセッサユニットを経由して入出力ユニットをアクセ
スするような方式を採用している。
以上の様なマルチプロセッサシステムでは、メモリユニ
ット5上に例えば、1g7A 、7B図に示す図 ような作業領域を作る。第7A、7Bに示す名作へ 業領域の定義は次のとおりである。
1)プロセッサユニット3のデータ領域(第7A図(イ
) 、 CO)参照) プロセッサユニット3が使用する入出力データを格納す
る領域である(入力、1lflllカデータ領域に分れ
る。) 2)プロセッサユニット4のデータ領域(第7B図(イ
)、(ロ)参照) プロセッサユニット4が使用する入出力データを格納す
る領域である。
3)入出力ユニット・・・出力要求領域(プロセッサユ
ニット3用:第7A図(ノリ参照) 4)入出力ユニット・・・出力要求領域(プロセッサユ
ニット4用:第7B図(ハ)参照) 入出力ユニットに対するアクセスの要求を示す領域でプ
ロセッサユニットそれぞれにひとつずつある。
以上のような作業領域をもとにプロセッサユニット3に
搭載された入出力処理機能について、第8図全参照して
説明する。
1) どのプロセッサユニットの出力要求かを判断する
(■参照)。
2) 自らの要求である場合(プロセッサユニット3の
要求)は、プロセッサユニット3のデータ領域から出力
データを取り出し、メモリユニットにシステムバスを用
いて出力データを渡す(■参照)。
3) 前項の出力データが完全に大田カニニットから出
力されたことを示すステータス信号線6t−確認する(
■参照)。
4) 前項の確認において、出力が完了したと判断する
と、出力要求をクリアにして田力空き状態とする(■参
照)。
5) 他のプロセッサユニットの要求である場合(プロ
セッサユニット4の要求)は、6前記の2)〜4)と同
様の処理を行う(作業領域の構成も同じである。)(ル
ート人参照)。
6) 出力の処理が終了すると、入出力ユニットから上
がる入力データを取込み、プロセッサユニット3,4の
データ領域にそれぞれ入力データを格納する(■参照)
一方、プロセッサユニット4に搭載された入出力処理機
能につき、第9図を参照して説明する。
l) 出力データの出力要求があるか否かを判断する(
■参照)。
2〕 出力要求がある場合には、出力要求領域(プロセ
ッサユニット4用)が空き状態か否か判断する(■参照
)。
3) 要求が空である場合には、出力データを該当する
データ領域に格納する。その後、出方要求領域(プロセ
ッサユニット4用)ニ使用中であることを示すデータを
セットする(■参照)。
4)  R後に、該当するデータ領域より入力データを
格納する(■参照)。
さらに、入出力ユニットの入出力処理は第10図に示す
ように、プロセッサユニット3から送られた出力データ
全出力しく■参照)、出力が完了するとステータス信号
線6fjr使用し、プロセッサユニット3にデータ出力
されたことを通知する(■参照)。人出処理は、常にこ
れらの処理の後に行なわれる。
以上の様な作業領域と処理により、マルチプロセッサシ
ステムでひとつの入出力ユニツ)t−共有して使うこと
が考えられている。
〔発明が解決しようとする課題〕
従来のシステムにおいては、異なったシステムが搭載さ
れた複数のプロセッサユニットから1つの入出力ユニッ
トをアクセスする場合、−船釣なセマフォに代表される
排他制御が、搭載されたシステムの違いから困難なため
、ひとつのプロセッサユニットにのみ入出力ユニットの
アクセス権を与え、他のプロセッサユニットはアクセス
権全もつプロセッサユニット経由で入出力ユニットヲア
クセスしなければならず、入出力ユニツlt−アクセス
するプロセッサユニットの負荷が高くなる。
そのためプロセッサユニットが本来持つ処理に支障をき
たすことになり、さらにはシステム全体の性能が低下す
ると云う問題が生じる。
〔課題を解決するための手段〕
この問題を解決するために、全てのプロセッサユニット
が共有するメモリユニット上に、現在人1t17]ユニ
ツトをどのプロセッサユニットがアクセスしているかを
記憶する作業領域を設け、全てのプロセッサユニットは
この作業領域ft参照し、排他制御を行いながら入出力
ユニットをアクセスする一方、大田カニニットは現在ア
クセスを行っているプロセッサユニットに対してのみ、
出力の完了信号をステータス信号濤を用いて知らせる処
理を行うこととする。
〔作用〕
直接入出力ユニットをアクセス田来ないプロセッサユニ
ットも、アクセス権を持つプロセッサユニットと排他制
御を行いながら入出力ユニットをアクセスすることによ
り、入出力ユニットはメモリユニット上の作業領域を参
照し、現在アクセスしているプロセッサユニットに対し
てのみ出力のステータス信号を出力するので、どのプロ
セッサユニットからでも入出カニエツトを直接アクセス
することが可能となる。
〔実施例〕
第1図にこの発明の実施例を示す。同図に示すように、
このシステムはシステム六ス1と、該システムバス1上
にあってシステムバス上の他のユニットに対して読み書
きが可能なプロセッサユニット3,4と、システムバス
1にありそれ自体インテリジェンスを持った入出力ユニ
ット2と、システA/(ス1上にありプロセッサユニッ
ト3,4と入出力ユニット2から読み書き可能なメモリ
ユニット5と、入出力ユニットからの出力をプロセッサ
ユニット3,4に入力し入出力ユニットの出力データの
mカ完了を知らせるステータス信号線6とから構成され
る。
以上のような構成において、メモリユニット5上に第2
図で示すような作業領域を作る。
イ)アクセス権格納領域 現在入出力ユニット全アクセスしているプロセッサユニ
ットの情報が格納される。どのプロセッサユニットもア
クセスしていないときは空きとしてゼロ(”0″)を格
納する。
口)アクセス要求領域 プロセッサユニット4が入出力ユニットをアクセスした
い時、この領域に要求データ全格納する。要求のない場
合にはゼロ(”O”)が格納される。
以上のような作業領域をもとに、第3図に示すような入
出力処理機能をプロセッサユニット3に持たせる。
1) プロセッサユニット4からの入出力ユニットアク
セス要求があるか、アクセス要求領域t−参照する(■
参照)。
2) 1)のアクセス要求がある場合には、アクセス権
がプロセッサユニット3にあるかどうか、アクセス権格
納領域を参照する(■参照)。
1)のアクセス要求がない場合は、無処理とする。
3) アクセス権がプロセッサユニット3にある場合、
又はアクセス権が空の場合は以下の処理を行う。
1) アクセス権格納領域にプロセッサユニット3がア
クセスしていることを示すデータをセットする(■参照
)。
it )  出力データをメモリユニットに送る(■参
照)。
111)  ステータス信号線に入出力ユニットが出力
完了したという信号が上がって来るまで待つ(■参照)
IV )  出力が完了すると、入出力ユニットよりデ
ータを取り込む(■参照)。
■) アクセス権格納領域をクリアして空き状態とする
(■参照)。
4) アクセス権がプロセッサユニット4にある場合は
、無処理である。
第4図に示す入出力処理機能は、プロセッサユニット4
に搭載されている。
i)  アクセス権がプロセッサユニット4か、アクセ
ス権格納領域t−S照する(■参照)。
2) アクセス権がプロセッサユニット4の場合、また
はアクセス権が空きの場合は、以下の処理を行う。
1) アクセス権格納領域にプロセッサユニット4がア
クセスしていることを示すデータをセットする(■参W
A)。
11)  出力データをメモリユニットに送る(■S照
)。
111)  ステータス信号線に入出力ユニットが出力
完了したという信号が上がって来るまで待つ(■参照)
iV )  出力が完了すると入出力ユニットよりデー
タを取り込む(■参照)。
■) アクセス権格納領域をクリアして空き状態とする
(■参照)。ざらにアクセス要求領域をクリアする(■
参照)。
3) アクセス権がプロセッサユニット3の場合は以下
の処理を行う。
l) アクセス要求領域にアクセス要求を示すデータを
格納する(■参照)。
++ )  アクセス権が空き状態になるまで待つ(■
参照)。
111)  一定時間待っても空き状態にならない場合
は、アクセス要求をクリアして異常処理を行う([相]
、@S照)。
Iv )  アクセス権が空き状態となったら先の2)
項で示した処tmを行う。
第5図に示す人出力処堀l1IA#Mは、入出力ユニッ
トに搭載されている。
1)  プロセッサユニットからメモリユニットヘヘ・ 2) 出力データがある場合には、出方データをl)プ
ロセッサユニット3の場合 +1 )プロセッサユニット4の場合 以上の様な作業領域と入出力処理機能をプロセッサユニ
ット3,4及び入出力ユニットに持たせ、これら入出力
処理を各ユニット上で独立に動作させる。
〔発明の効果〕
この発明によれば、メモリユニット上に作業領域t−設
けると\もに各プロセッサユニットに対し作業領域を参
照しながら排他制御を行う機能をもたせ、ざらに入出力
ユニットも作業領域ftIIA照しながらプロセッサユ
ニットに対して応答処理を行うようにしたので、おのお
ののプロセッサユニットが個別に入出力ユニットtアク
セスすることが可能となる。その結果、入出力ユニット
のアクセスのたびに特定のプロセッサユニットの負荷が
高くなることがなくなり、それぞれのプロセッサユニッ
トに負荷が分散され、マルチプロセッサシステム全体の
性能が向上する。
【図面の簡単な説明】
第1図はこの発明の実施例を示すブロック図、第2図は
この発明におけるメモリユニット上の作業領域を示す概
要図、第3図は第1図に示すプロセッサユニット3によ
る入出力処理を説明するためのフロー図、第4図は同じ
くプロセッサユニット4による入出力処理を説明するた
めのフロー図、第5図は同じく入出力ユニットによる入
出力処理を説明するためのフロー図、第6図はマルチプ
ロセッサシステムの従来例を示すブロック図、第7A図
および第7B図は第6図におけるメモリユニットの作業
領域を示す概要図、第8図は第6図に示スプロセッサユ
ニット3による入出力処理を説明するためのフロー図、
第9図は同じくプロセッサユニット4による入出力処理
を説明するためのフロー図、第10図は同じく入出力ユ
ニットによる入出力処理を説明するためのフロー図であ
る。 符号説明 1・・・・・・システムバス、2・・・・・・入出力ユ
ニット、3.4・・・・・・プロセッサユニット、5・
・・・・・メモリユニット、6・・・・・・ステータス
信号線。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 11図 第3 図 耳 2 図 [==========]   アクセス趨賂納刊口龜
o:’u:4 1 : アOセ、、°ワ゛1’:11.ト3アクセス中
2: フ・ロセ、、?7ユ:、アト4アクセス中[==
========コ  アクセス魯ボ↑QI岨0 :e
堰戸し 1 :)ロセ1.ワユニ、7ト4アクセス@圭゛Ix4 図 嬉6 ■ (イン (ロ) (イ) (ロ) (ハ) (l\) 図 IEs  図

Claims (1)

  1. 【特許請求の範囲】 入出力ユニットとメモリユニットと複数のプロセッサユ
    ニットとを互いにバス上に並設してなるマルチプロセッ
    サシステムにおいて、 各プロセッサユニットと入出力ユニットとをステータス
    信号線を介してそれぞれ接続するとゝもに、入出力ユニ
    ットに対するアクセス権をいずれのプロセッサユニット
    に与えるかを記憶する作業領域を前記メモリユニット内
    に設け、各プロセッサユニットは前記作業領域を参照し
    て自分にアクセス権があるときのみ直接入出力ユニット
    をアクセスする処理を行なう一方、入出力ユニットは前
    記作業領域を参照して現在アクセス権をもつプロセッサ
    ユニットにだけ入出力の状態を前記ステータス信号線を
    介して通知する処理を行うことにより、入出力ユニット
    をいずれのプロセッサユニットからも直接アクセス可能
    にしてなることを特徴とするマルチプロセッサシステム
JP28238088A 1988-11-10 1988-11-10 マルチプロセッサシステム Pending JPH02129753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28238088A JPH02129753A (ja) 1988-11-10 1988-11-10 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28238088A JPH02129753A (ja) 1988-11-10 1988-11-10 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JPH02129753A true JPH02129753A (ja) 1990-05-17

Family

ID=17651645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28238088A Pending JPH02129753A (ja) 1988-11-10 1988-11-10 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH02129753A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202269A (ja) * 1985-02-28 1986-09-08 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション デ−タ処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202269A (ja) * 1985-02-28 1986-09-08 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション デ−タ処理システム

Similar Documents

Publication Publication Date Title
JP3066753B2 (ja) 記憶制御装置
JPH02129753A (ja) マルチプロセッサシステム
JPS59165287A (ja) 情報処理システム
JPS599928B2 (ja) チヤネル制御方式
JPH0254362A (ja) 並列処理コンピュータ
JPS5844525A (ja) アクセス制御方式
JPS59188749A (ja) デ−タ転送制御方式
JPH03231338A (ja) メモリダンプ領域管理方式
JPS62184560A (ja) 入出力バツフア制御装置
JPH10247182A (ja) マルチプロセッサシステム
JPS63155254A (ja) 情報処理装置
JPS622343B2 (ja)
JPS63158660A (ja) マルチプロセツサバス制御方式
JPH0467240A (ja) データ処理装置
JPH0711795B2 (ja) 入出力装置の二重化方式
JPH0520191A (ja) キヤツシユメモリ制御方式
JPS60129872A (ja) デ−タの分散処理装置
JPH0248749A (ja) バッファ記憶制御装置
JPH03204755A (ja) データ転送装置
JPH04111149A (ja) Dma装置の回路方式
JPS60189551A (ja) 記憶制御方式
JPH08223208A (ja) ファクシミリ蓄積交換装置
JPH0673115B2 (ja) 記憶保護キー制御装置
JPH10307802A (ja) 並列計算機におけるマルチバッファ制御によるデータ転送装置
JPH11345221A (ja) マルチプロセッサシステム