JPS629459A - 共通メモリコピ−方式 - Google Patents
共通メモリコピ−方式Info
- Publication number
- JPS629459A JPS629459A JP14774985A JP14774985A JPS629459A JP S629459 A JPS629459 A JP S629459A JP 14774985 A JP14774985 A JP 14774985A JP 14774985 A JP14774985 A JP 14774985A JP S629459 A JPS629459 A JP S629459A
- Authority
- JP
- Japan
- Prior art keywords
- common memory
- copy
- processor
- memories
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のプロセッサに対し二重化された共通メ
モリを有するシステムにおける共通メモリコピー方式に
関する。
モリを有するシステムにおける共通メモリコピー方式に
関する。
本発明は、複数のプロセッサに対し二重化された共通メ
モリを有するシステムにおける共通メモリコピー方式に
おいて、 共通メモリのコピーを管理・指示するシステムプロセッ
サを設け、このシステムプロセッサの指示によりコピー
を共通メモリに接続されたすべてのプロセッサが同時に
行えるようにすることにより、 コピー処理の迅速化を図ったものである。
モリを有するシステムにおける共通メモリコピー方式に
おいて、 共通メモリのコピーを管理・指示するシステムプロセッ
サを設け、このシステムプロセッサの指示によりコピー
を共通メモリに接続されたすべてのプロセッサが同時に
行えるようにすることにより、 コピー処理の迅速化を図ったものである。
C従来の技術〕
従来、この種の共通メモリのコピーは、一つのプロセッ
サが共通メモリを専有・捕捉しコピーし、他のプロセッ
サはコピー完了まで待ち合わせ状態とするようになって
いた。
サが共通メモリを専有・捕捉しコピーし、他のプロセッ
サはコピー完了まで待ち合わせ状態とするようになって
いた。
上述した従来の共通メモリコピー方式は、一つのプロセ
ッサがコピー処理を実行し、他のプロセッサの共通メモ
リに係る処理を待ち合わせ状態としていたため、共通メ
モリの容量が大きくなるにつれて、プロセッサの待ち合
わせ時間が長時間にわたりシステムの運用に支障をきた
す欠点があった。
ッサがコピー処理を実行し、他のプロセッサの共通メモ
リに係る処理を待ち合わせ状態としていたため、共通メ
モリの容量が大きくなるにつれて、プロセッサの待ち合
わせ時間が長時間にわたりシステムの運用に支障をきた
す欠点があった。
本発明の目的は、上記の欠点を除去することにより、コ
ピー処理の迅速化を図った共通メモリコピー方式を提供
することにある。
ピー処理の迅速化を図った共通メモリコピー方式を提供
することにある。
本発明は、複数のプロセッサに対し二重化された共通メ
モリを有するシステムの共通メモリコピー方式において
、上記共通メモリのコピーを管理および指示するシステ
ムプロセッサと、このシステムプロセッサの指示により
、上記共通メモリのコピーを上記共通メモリに接続され
たすべての上記プロセッサが同時に分散処理する手段と
を備えたことを特徴とする。
モリを有するシステムの共通メモリコピー方式において
、上記共通メモリのコピーを管理および指示するシステ
ムプロセッサと、このシステムプロセッサの指示により
、上記共通メモリのコピーを上記共通メモリに接続され
たすべての上記プロセッサが同時に分散処理する手段と
を備えたことを特徴とする。
本発明は、システムプロセッサの指示により、コピーを
要する当該共通メモリに接続されたすべてのプロセッサ
が同時にメモリ処理を分散して行うことにより、コピー
処理の迅速化が図れる。
要する当該共通メモリに接続されたすべてのプロセッサ
が同時にメモリ処理を分散して行うことにより、コピー
処理の迅速化が図れる。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例によるマルチプロセッサシス
テムのブロック構成図を示し、第2図は8ビツト、1M
バイトの共通メモリのアドレス空間をイメージした構成
図である。
テムのブロック構成図を示し、第2図は8ビツト、1M
バイトの共通メモリのアドレス空間をイメージした構成
図である。
第1図において、共通メモリ(0)100および共通メ
モリ(1) 101がそれぞれ共通メモリインタフェー
ス200を介してそれぞれn個の共通メモリ制御部30
0に接続される。そしてこのn個の共通メモリ制御部3
00はそれぞれ中央処理装置(0)400 、中央処理
装置(1)401、−・−−−−−一、中央処理装置(
n)40nに接続され、中央処理装置(0)〜(n)4
00〜40nはそれぞれプロセッサバスインタフェース
500を介してプロセッサバス700に接続される。さ
らにシステムプロセッサ600がプロセッサバスインタ
フェース500を介してプロセッサバス700に接続さ
れる。
モリ(1) 101がそれぞれ共通メモリインタフェー
ス200を介してそれぞれn個の共通メモリ制御部30
0に接続される。そしてこのn個の共通メモリ制御部3
00はそれぞれ中央処理装置(0)400 、中央処理
装置(1)401、−・−−−−−一、中央処理装置(
n)40nに接続され、中央処理装置(0)〜(n)4
00〜40nはそれぞれプロセッサバスインタフェース
500を介してプロセッサバス700に接続される。さ
らにシステムプロセッサ600がプロセッサバスインタ
フェース500を介してプロセッサバス700に接続さ
れる。
本発明の特徴は、各中央処理装置(0)〜(n)400
〜40nが接続されたシステムプロセッサ600を設け
たことにある。
〜40nが接続されたシステムプロセッサ600を設け
たことにある。
以下、本実施例の動作について説明する。通常、中央処
理袋’f1. (0) 〜(n) 400〜40nが行
う共通メモリ (0)、(1) 、100.101に対
する書込みまたは読出し処理は、共通メモリ制御部30
0、共通メモリバス800および共通メモリインタフェ
ース部200を介し、公知のテストアンドセット等で共
通メモリに対するアクセスが可能なる旨確認の後、共通
メモリインタフェース200で行われる。
理袋’f1. (0) 〜(n) 400〜40nが行
う共通メモリ (0)、(1) 、100.101に対
する書込みまたは読出し処理は、共通メモリ制御部30
0、共通メモリバス800および共通メモリインタフェ
ース部200を介し、公知のテストアンドセット等で共
通メモリに対するアクセスが可能なる旨確認の後、共通
メモリインタフェース200で行われる。
いま、共通メモリに係る障害の発生あるいは修復が中央
処理装置(0)〜(n)400〜40nのいずれかで検
出された場合、この情報はプロセッサバスインタフェー
ス500、プロセッサバス700ヲ介し、システムの運
用を管理するシステムプロセッサ600に伝達する。
処理装置(0)〜(n)400〜40nのいずれかで検
出された場合、この情報はプロセッサバスインタフェー
ス500、プロセッサバス700ヲ介し、システムの運
用を管理するシステムプロセッサ600に伝達する。
システムプロセッサ600は、この障害の発生または修
復の検出に関する情報を受信すると、中央処理装置(0
)〜(n) 400〜40nに対し、共通メモリ(0)
tooと共通メモリ (1)101の間でコピー処理す
るようにコピー基となるCMの番号、コピーする先頭ア
ドレスおよび終了アドレス等の情報を含め送出し、コピ
ー終了監視状態となる。
復の検出に関する情報を受信すると、中央処理装置(0
)〜(n) 400〜40nに対し、共通メモリ(0)
tooと共通メモリ (1)101の間でコピー処理す
るようにコピー基となるCMの番号、コピーする先頭ア
ドレスおよび終了アドレス等の情報を含め送出し、コピ
ー終了監視状態となる。
これを受けた中央処理装置(0)〜(n)400〜40
nは、それぞれ与えられた上記コピー情報を基に、共通
メモリ(0)、(1) 100.101のコピーを行う
べく、テストアンドセット等を行うことなく共通メモリ
(0)、(1) 100.101の内容の読出し、・
書込み処理を終了アドレスまで繰り返し実行する。この
後、指定されたエリアのコピー処理が終了すると、それ
ぞれの中央処理装置(0)〜(n) 400〜40nは
、システムプロセッサ600に対しコピー終了なる旨の
情報を送出し、システムプロセッサ600が共通メモリ
すべてコピー処理終了を確認後、再び中央処理装置(0
)〜(n)400〜40nに対し送出される通常処理復
帰指示待ち状態となり、本指示を受信後中央処理装置(
0)〜(n)400〜40nは通常処理へ復帰する。
nは、それぞれ与えられた上記コピー情報を基に、共通
メモリ(0)、(1) 100.101のコピーを行う
べく、テストアンドセット等を行うことなく共通メモリ
(0)、(1) 100.101の内容の読出し、・
書込み処理を終了アドレスまで繰り返し実行する。この
後、指定されたエリアのコピー処理が終了すると、それ
ぞれの中央処理装置(0)〜(n) 400〜40nは
、システムプロセッサ600に対しコピー終了なる旨の
情報を送出し、システムプロセッサ600が共通メモリ
すべてコピー処理終了を確認後、再び中央処理装置(0
)〜(n)400〜40nに対し送出される通常処理復
帰指示待ち状態となり、本指示を受信後中央処理装置(
0)〜(n)400〜40nは通常処理へ復帰する。
以上説明したように本発明によれば、共通メモリに接続
されたすべてのプロセッサが同時に分散して共通メモリ
のコピー処理を行うことにより、システムの有する共通
メモリの容量に適合しうる最短時間で効率よく行うこと
のでき、コピー処理の迅速化が図れる効果がある。
されたすべてのプロセッサが同時に分散して共通メモリ
のコピー処理を行うことにより、システムの有する共通
メモリの容量に適合しうる最短時間で効率よく行うこと
のでき、コピー処理の迅速化が図れる効果がある。
第1図は本発明の一実施例によるマルチプロセッサシス
テムを示すブロック構成図。 第2図は第1図中の共通メモリのアドレス構成図。 100.101・・・共通メモリ (0)、(1)、2
00・・・共通メモリインタフェース部、300・・・
共通メモリ制御部、400〜40n・・・中央処理装置
(0)〜(n)、500・・・プロセッサバスインタフ
ェース、600・・・システムプロセッサ、700・・
・プロセッサバス、800・・・共通メモリバス。 特許出願人 日本電気株式会社 ゛、
テムを示すブロック構成図。 第2図は第1図中の共通メモリのアドレス構成図。 100.101・・・共通メモリ (0)、(1)、2
00・・・共通メモリインタフェース部、300・・・
共通メモリ制御部、400〜40n・・・中央処理装置
(0)〜(n)、500・・・プロセッサバスインタフ
ェース、600・・・システムプロセッサ、700・・
・プロセッサバス、800・・・共通メモリバス。 特許出願人 日本電気株式会社 ゛、
Claims (1)
- (1)複数のプロセッサに対し二重化された共通メモリ
を有するシステムの共通メモリコピー方式において、 上記共通メモリのコピーを管理および指示するシステム
プロセッサと、 このシステムプロセッサの指示により、上記共通メモリ
のコピーを上記共通メモリに接続されたすべての上記プ
ロセッサが同時に分散処理する手段と を備えたことを特徴とする共通メモリコピー方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14774985A JPS629459A (ja) | 1985-07-05 | 1985-07-05 | 共通メモリコピ−方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14774985A JPS629459A (ja) | 1985-07-05 | 1985-07-05 | 共通メモリコピ−方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS629459A true JPS629459A (ja) | 1987-01-17 |
Family
ID=15437272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14774985A Pending JPS629459A (ja) | 1985-07-05 | 1985-07-05 | 共通メモリコピ−方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS629459A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014211867A (ja) * | 2013-04-01 | 2014-11-13 | 株式会社アクセル | 通信システム、通信方法 |
-
1985
- 1985-07-05 JP JP14774985A patent/JPS629459A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014211867A (ja) * | 2013-04-01 | 2014-11-13 | 株式会社アクセル | 通信システム、通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970017010A (ko) | 데이터 저장 시스템 및 머신 수행 방법 | |
JP3066753B2 (ja) | 記憶制御装置 | |
JPS629459A (ja) | 共通メモリコピ−方式 | |
JPS633351B2 (ja) | ||
JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
JPH03231338A (ja) | メモリダンプ領域管理方式 | |
JP2687716B2 (ja) | 情報処理装置 | |
JPS59106060A (ja) | デ−タロギング方式 | |
JP2735246B2 (ja) | テストアンドセット方式 | |
JPH01140253A (ja) | バンクメモリ切換え制御方式 | |
JP2821176B2 (ja) | 情報処理装置 | |
JPS6272040A (ja) | 情報トレ−ス方式 | |
JPH036653A (ja) | 情報処理装置のメモリ増設方式 | |
JPS6130296B2 (ja) | ||
JPH01321529A (ja) | 装置初期診断方式 | |
JPS62166464A (ja) | 多重化処理装置の競合制御方式 | |
JPS63149748A (ja) | 記憶装置 | |
JPH01102649A (ja) | 障害情報採取方式 | |
JPS6326744A (ja) | マイクロプロセツサにおけるメモリバンク切り換え回路 | |
JPH02244240A (ja) | 情報処理システム | |
JPS6180072A (ja) | Lsiテストシステムのモジユ−ル情報処理装置 | |
JPS62243055A (ja) | デ−タ転送方式 | |
JPS6037062A (ja) | メモリ読出し方法 | |
JPH02171949A (ja) | Dma転送方式 | |
JPH02307149A (ja) | 直接メモリアクセス制御方式 |