JPH02244240A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH02244240A JPH02244240A JP1065719A JP6571989A JPH02244240A JP H02244240 A JPH02244240 A JP H02244240A JP 1065719 A JP1065719 A JP 1065719A JP 6571989 A JP6571989 A JP 6571989A JP H02244240 A JPH02244240 A JP H02244240A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- section
- main
- sub
- storage section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 9
- 230000006870 function Effects 0.000 claims description 13
- 238000003745 diagnosis Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システム関し、特に主記憶装置の診断
機能を有する情報処理システムに関する。
機能を有する情報処理システムに関する。
従来、主記憶装置の主記憶部のアドレス領域の一部と同
一アドレス領域を有しこの領域の記憶内容が同一である
副記憶部を中央制御装置に設けることにより、データ伝
送時間の短縮を図り高速処理を可能にした情報処理シス
テムが存在する。このような情報処理システムにおいて
、主記憶装置を診断する場合、主記憶部のある特定領域
を使用してデータの保管及び回復を行なっている。
一アドレス領域を有しこの領域の記憶内容が同一である
副記憶部を中央制御装置に設けることにより、データ伝
送時間の短縮を図り高速処理を可能にした情報処理シス
テムが存在する。このような情報処理システムにおいて
、主記憶装置を診断する場合、主記憶部のある特定領域
を使用してデータの保管及び回復を行なっている。
しかしながら、上述のように主記憶装置を診断すると、
データの保管用に使用した主記憶部のある特定領域は回
復、することができないため、記憶内容の破壊を免れな
い。
データの保管用に使用した主記憶部のある特定領域は回
復、することができないため、記憶内容の破壊を免れな
い。
本発明の情報処理システムは主記憶部を有する主記憶装
置と、前記主記憶部のアドレス領域の一部と同一アドレ
ス領域を有しこの領域の記憶内容が同一である副記憶部
及び制御プログラムにより動作する制御部を有する中央
制御装置とを備え;前記制御部は前記主記憶部と前記副
記憶部とを個別にアクセスする機能と、前記主記憶部か
ら前記副記憶部へのデータ転送機能と、前記副記憶部か
ら前記主記憶部へのデータ転送機能と、前記主記憶部の
ある特定領域の記憶内容を前記副記憶部に保管し前記主
記憶部の前記特定領域を診断し前記副記憶部に保管した
記憶内容を前記主記憶部の前記特定領域に回復させる機
能と、前記副記憶部と記憶内容を同一とするアドレス領
域の前記主記憶部の記憶内容を前記副記憶部に転送して
回復させる機能とを有する。
置と、前記主記憶部のアドレス領域の一部と同一アドレ
ス領域を有しこの領域の記憶内容が同一である副記憶部
及び制御プログラムにより動作する制御部を有する中央
制御装置とを備え;前記制御部は前記主記憶部と前記副
記憶部とを個別にアクセスする機能と、前記主記憶部か
ら前記副記憶部へのデータ転送機能と、前記副記憶部か
ら前記主記憶部へのデータ転送機能と、前記主記憶部の
ある特定領域の記憶内容を前記副記憶部に保管し前記主
記憶部の前記特定領域を診断し前記副記憶部に保管した
記憶内容を前記主記憶部の前記特定領域に回復させる機
能と、前記副記憶部と記憶内容を同一とするアドレス領
域の前記主記憶部の記憶内容を前記副記憶部に転送して
回復させる機能とを有する。
次に、本発明について図面を参照して説明する。
本発明の一実施例を示す第1図を参照すると、中央制御
装置4は制御部1、読出し専用記憶部2及び副記憶部3
から構成される。主記憶装置20は主記憶部21を備え
る。読出し専用記憶部2には制御部1の制御プログラム
が格納されている。
装置4は制御部1、読出し専用記憶部2及び副記憶部3
から構成される。主記憶装置20は主記憶部21を備え
る。読出し専用記憶部2には制御部1の制御プログラム
が格納されている。
この制御プログラムの指示により動作する制御部1の制
御によって副記憶部3及び主記憶装置20の主記憶部2
1は書込み動作及び読出し動作を行なう、副記憶部3は
主記憶部21のアドレス領域の一部と同一アドレス領域
を有している。したがって、副記憶部3のこの同一アド
レス領域の記憶内容(データ)は主記憶部21の記憶内
容と一致する。
御によって副記憶部3及び主記憶装置20の主記憶部2
1は書込み動作及び読出し動作を行なう、副記憶部3は
主記憶部21のアドレス領域の一部と同一アドレス領域
を有している。したがって、副記憶部3のこの同一アド
レス領域の記憶内容(データ)は主記憶部21の記憶内
容と一致する。
ここでは、ある特定アドレスを10000<)(:16
進数)番地とし、副記憶部3は主記憶部21の0(H)
番地から64にワード分の同一アドレス領域を有するも
のとする。上記特定アドレスの1ワ一ド分の診断を行な
う場合、中央制御装置4の制御部1は読出し専用記憶部
2から読出し専用記憶部データ信号線5を介して指示を
受けて以下の処理を行なう、制御部1は副記憶部選択信
号線6を介して副記憶部3を未使用状態にし、主記憶部
選択信号線8を介して主記憶部21を選択して主記憶部
書込み信号線9を介して読出し状態にする0次に、アド
レス信号線11に10000(H)番地のアドレス信号
を出し、データ信号線10を介して主記憶部21の10
000(H)番地のデータを受けとる。また、副記憶部
選択信号線6を介して副記憶部3を選択するとともに、
主記憶部選択信号線8を介して主記憶部21を未使用状
態にする。続いて、制御部1はアドレス信号線11に0
(H)番地のアドレス信号を出し、主記憶部21から前
に受取った10000 (H)番地のデータをデータ信
号線10に出力するとともに、副記憶部書込み信号線7
に書込み指示を出す、また、副記憶部選択信号線6及び
主記憶部選択信号線8を介して主記憶部21のみを選択
し、10000 (H)番地の診断を行なう0診断終了
後、副記憶部選択信号線6及び主記憶部選択信号線8を
介して副記憶部3のみを選択し、0(H)番地の記憶内
容を読出す、また、副記憶部選択信号線6及び主記憶部
選択信号線8を介して主記憶部21のみを選択し、副記
憶部3から前に読出しな0 (H)番地のデータを主記
憶部21の10000 (H)番地に書込むとともに0
(H)番地の内容を読出す0次に、制御部1は副記憶部
選択信号線6及び主記憶部選択信号線8を介して副記憶
部3のみを選択し、前に読出した主記憶部21の0(H
)番地の内容を副記憶部3の0(H)番地に書込む、こ
のような診断処理により、記憶内容の破壊を招くことな
く、主記憶装置20の主記憶部21の記憶内容を試験す
ることができる。
進数)番地とし、副記憶部3は主記憶部21の0(H)
番地から64にワード分の同一アドレス領域を有するも
のとする。上記特定アドレスの1ワ一ド分の診断を行な
う場合、中央制御装置4の制御部1は読出し専用記憶部
2から読出し専用記憶部データ信号線5を介して指示を
受けて以下の処理を行なう、制御部1は副記憶部選択信
号線6を介して副記憶部3を未使用状態にし、主記憶部
選択信号線8を介して主記憶部21を選択して主記憶部
書込み信号線9を介して読出し状態にする0次に、アド
レス信号線11に10000(H)番地のアドレス信号
を出し、データ信号線10を介して主記憶部21の10
000(H)番地のデータを受けとる。また、副記憶部
選択信号線6を介して副記憶部3を選択するとともに、
主記憶部選択信号線8を介して主記憶部21を未使用状
態にする。続いて、制御部1はアドレス信号線11に0
(H)番地のアドレス信号を出し、主記憶部21から前
に受取った10000 (H)番地のデータをデータ信
号線10に出力するとともに、副記憶部書込み信号線7
に書込み指示を出す、また、副記憶部選択信号線6及び
主記憶部選択信号線8を介して主記憶部21のみを選択
し、10000 (H)番地の診断を行なう0診断終了
後、副記憶部選択信号線6及び主記憶部選択信号線8を
介して副記憶部3のみを選択し、0(H)番地の記憶内
容を読出す、また、副記憶部選択信号線6及び主記憶部
選択信号線8を介して主記憶部21のみを選択し、副記
憶部3から前に読出しな0 (H)番地のデータを主記
憶部21の10000 (H)番地に書込むとともに0
(H)番地の内容を読出す0次に、制御部1は副記憶部
選択信号線6及び主記憶部選択信号線8を介して副記憶
部3のみを選択し、前に読出した主記憶部21の0(H
)番地の内容を副記憶部3の0(H)番地に書込む、こ
のような診断処理により、記憶内容の破壊を招くことな
く、主記憶装置20の主記憶部21の記憶内容を試験す
ることができる。
以上説明したように本発明によれば、主記憶装置の主記
憶部のアドレス領域の一部と同一アドレス領域を有しこ
の領域の記憶内容が同一である副記憶部を中央制御装置
に設けて高速処理を可能にした情報処理システムの上記
副記憶部を利用することにより、記憶内容の破壊を招く
ことなく、主記憶装置を診断することができる。
憶部のアドレス領域の一部と同一アドレス領域を有しこ
の領域の記憶内容が同一である副記憶部を中央制御装置
に設けて高速処理を可能にした情報処理システムの上記
副記憶部を利用することにより、記憶内容の破壊を招く
ことなく、主記憶装置を診断することができる。
第1図は本発明の一実施例を示す構成図である。
■・・・制御部、2・・・読出し専用記憶部、3・・・
副記憶部、4・・・中央制御装置、5・・・読出し専用
記憶部データ信号線、6・・・副記憶部選択信号線、7
・・・副記憶部書込み信号線、8・・・主記憶部選択信
号線、9・・・主記憶部書込み信号線、10・・・デー
タ信号線、11・・・アドレス信号線、20・・・主記
憶装置、21・・・主記憶部。
副記憶部、4・・・中央制御装置、5・・・読出し専用
記憶部データ信号線、6・・・副記憶部選択信号線、7
・・・副記憶部書込み信号線、8・・・主記憶部選択信
号線、9・・・主記憶部書込み信号線、10・・・デー
タ信号線、11・・・アドレス信号線、20・・・主記
憶装置、21・・・主記憶部。
Claims (1)
- 主記憶部を有する主記憶装置と、前記主記憶部のアドレ
ス領域の一部と同一アドレス領域を有しこの領域の記憶
内容が同一である副記憶部及び制御プログラムにより動
作する制御部を有する中央制御装置とを備え;前記制御
部は前記主記憶部と前記副記憶部とを個別にアクセスす
る機能と、前記主記憶部から前記副記憶部へのデータ転
送機能と、前記副記憶部から前記主記憶部へのデータ転
送機能と、前記主記憶部のある特定領域の記憶内容を前
記副記憶部に保管し前記主記憶部の前記特定領域を診断
し前記副記憶部に保管した記憶内容を前記主記憶部の前
記特定領域に回復させる機能と、前記副記憶部と記憶内
容を同一とするアドレス領域の前記主記憶部の記憶内容
を前記副記憶部に転送して回復させる機能とを有するこ
とを特徴とする情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1065719A JPH02244240A (ja) | 1989-03-16 | 1989-03-16 | 情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1065719A JPH02244240A (ja) | 1989-03-16 | 1989-03-16 | 情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02244240A true JPH02244240A (ja) | 1990-09-28 |
Family
ID=13295111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1065719A Pending JPH02244240A (ja) | 1989-03-16 | 1989-03-16 | 情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02244240A (ja) |
-
1989
- 1989-03-16 JP JP1065719A patent/JPH02244240A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06250906A (ja) | 主記憶装置に展開されたデータのバックアップ・リカバリ方式 | |
JPH01235075A (ja) | ディスクメモリ制御装置 | |
JPH02244240A (ja) | 情報処理システム | |
JP2932568B2 (ja) | データ通信装置 | |
JP2699482B2 (ja) | データ転送制御装置 | |
JP2581144B2 (ja) | バス制御装置 | |
JPS6332642A (ja) | 情報処理装置 | |
JP2964504B2 (ja) | 文書処理装置 | |
JPS62279452A (ja) | メモリ制御装置 | |
JPH1027153A (ja) | バス転送装置 | |
JPS6375927A (ja) | バツフア制御方式 | |
JPS63104156A (ja) | 情報処理装置 | |
JPH05204670A (ja) | 複数プロセス間の並列実行用通信制御システム | |
JPH0642264B2 (ja) | 2項デ−タメモリ | |
JPS59186048A (ja) | マイクロプログラム制御方式 | |
JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
JPS629459A (ja) | 共通メモリコピ−方式 | |
JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
JPS61289446A (ja) | ハ−ドウエアスタツク制御方式 | |
JPS63157255A (ja) | 情報処理装置 | |
JPH03142536A (ja) | 記憶装置の診断方式 | |
JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
JPH04342045A (ja) | イメージメモリ制御回路 | |
JPS6158920B2 (ja) |