JPH04342045A - イメージメモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージメモリ上に展
開されたイメージデータをイメージ処理する場合におい
て、イメージメモリの横方向にも縦方向にもワード処理
を行なうためのイメージメモリ制御方式に関する。

【０００２】テキストデータが８ビットまたは１６ビッ
トである意味を持つのに対してイメージデータは１ビッ
ト１ビットがそれぞれ意味を持つ。そのため、メモリ上
に展開されたテキストデータは展開と同じく横方向に処
理することになるが、イメージデータは横方向にも縦方
向にも処理する場合が考えられる。しかし、処理装置の
構成上、横方向のデータはワード処理をすることができ
るが縦方向のデータはワード処理ができないので処理に
時間がかかることになる。そこで、縦方向のデータを高
速に処理するための有効な手段が望まれていた。

【０００３】

【従来の技術】図４は、従来例について説明する図であ
る。図４において、イメージデータが１ワードずつイメ
ージメモリ１７上に展開される。１ワードのイメージデ
ータは横方向に書込まれており、展開処理は縦方向に行
なわれている。イメージメモリ１７には、イメージデー
タの所在を示すためのＸアドレス及びＹアドレスを付し
ている。Ｘアドレスは、イメージメモリ１７上、左側の
カラムから０，１，２，…と付し、Ｙアドレスは、上側
のロウから０，１，２，…と付す。以下、本明細書にお
いて、ＸアドレスおよびＹアドレスを上記のように定義
する。

【０００４】図４の英字符Ａは、Ｘアドレスが“０”で
Ｙアドレスが“２”である１ビットのイメージデータで
ある。このイメージデータを含む縦方向のイメージデー
タをイメージ処理する場合には、次の如く行なう。まず
、Ｙアドレスが“０”である横方向のイメージデータを
１ワード読出す。この１ワードのイメージデータの中か
らＸアドレスが“０”である１ビットのイメージデータ
を抽出して、これをビット処理する。ビット処理された
イメージデータと他のイメージデータとを合わせた１ワ
ードを、Ｙアドレスが“０”である横方向のイメージデ
ータとして書込む。続いて、Ｙアドレスが“１”である
横方向のイメージデータを１ワード読出して同様の処理
を行なう。Ｙアドレスが“２”，“３”，…のものにつ
いても同様の処理を行なっていく。

【０００５】

【発明が解決しようとする課題】このように、縦方向の
イメージデータをイメージ処理する場合には、イメージ
処理をしないイメージデータについても読出し及び書込
みを行なうので、データ転送に多くの時間がかかるとい
う問題点があった。加えて、イメージ処理がビット処理
になっているので、処理装置によってはワード処理の場
合と比較して処理速度がたいへん遅くなるという問題点
があった。

【０００６】本発明は、このような従来の問題点に鑑み
、縦方向のイメージデータを高速に処理するためのイメ
ージメモリ制御回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明によれば、上述の
目的は前記特許請求の範囲に記載した手段により達成さ
れる。すなわち、本発明は、縦横１ワード長のイメージ
メモリ領域のうち、横方向あるいは縦方向に並ぶ任意の
１ワードのイメージデータの格納領域に対しイメージ処
理を施す場合において、横方向に並ぶ１ワードのイメー
ジデータをイメージメモリから１ワードずつ縦方向に読
出したものを入力し、イメージ処理の目的となる１ワー
ドのイメージデータをイメージ処理系へ出力すると同時
に、イメージ処理された１ワードのイメージデータを入
力し、該イメージデータを元格納されていたイメージメ
モリ領域に対して再び書込めるように、横方向に並ぶ１
ワードのイメージデータをイメージメモリへ出力する制
御回路であって、イメージメモリから読出されるイメー
ジデータを入力し、横方向に並ぶ１ワードのイメージデ
ータの格納領域に対するイメージ処理であることを示す
Ｘ主走査制御信号と、イメージ処理に係る横方向の１ワ
ードのイメージデータについての読出し、書込みタイミ
ングを示すＹアドレス制御信号とが共に有意であるとき
に、入力した前記イメージデータを出力する第１の回路
と、イメージメモリから読出されるイメージデータを入
力し、縦方向に並ぶ１ワードのイメージデータの格納領
域に対するイメージ処理であることを示すＹ主走査制御
信号と、イメージ処理に係る縦方向の１ワードのイメー
ジデータについての読出し、書込みタイミングを示すＸ
アドレス制御信号とが共に有意であるときに、入力した
前記イメージデータを出力する第２の回路と、イメージ
メモリから読出されるイメージデータを入力し、入力し
た該イメージデータを一定時間保持した後に出力する第
３の回路と、前記第１の回路または前記第２の回路から
の出力がある場合に、該出力をイメージ処理系へ送出す
る第４の回路と、イメージ処理されたイメージデータを
イメージ処理系より受け、前記Ｘ主走査制御信号と、前
記Ｙアドレス制御信号とが共に有意であるときに、イメ
ージ処理系より受けた前記イメージデータを出力する第
５の回路と、イメージ処理されたイメージデータをイメ
ージ処理系より受け、前記Ｙ主走査制御信号と、前記Ｘ
アドレス制御信号とが共に有意であるときに、イメージ
処理系より受けた前記イメージデータを出力する第６の
回路と、前記第３の回路から出力されるイメージデータ
を受け、前記Ｙ主走査制御信号が有意で、かつ前記Ｘア
ドレス制御信号が有意でないときに、第３の回路から受
けた前記イメージデータを出力する第７の回路と、前記
第５，第６，または第７の回路からの出力がある場合に
、該出力をイメージメモリへ送出する第８の回路とを具
備するイメージメモリ制御回路である。

【０００８】

【作用】図１は、本発明の原理説明図である。図１にお
いて、イメージメモリ２から横方向のイメージデータが
読出されるが、このイメージデータをイメージ処理系３
に渡す前に、イメージメモリ制御回路１によって制御す
る。また、イメージ処理系３からイメージメモリ２に書
込まれる１ワードのイメージデータについてもイメージ
メモリ制御回路１による制御をした上でイメージメモリ
２への書込みを行なう。

【０００９】横方向に処理したい場合には、イメージメ
モリ制御回路１のＸ主走査制御信号をオンに、Ｙ主走査
制御信号をオフにする。よって２つのＡＮＤ回路４，７
が動作に係わり、他の３つのＡＮＤ回路５，６，８は関
与しない。同時に、イメージ処理すべき横方向のイメー
ジデータが格納されているＹアドレスを指定すると、Ａ
ＮＤ回路７においてはこのイメージデータの読出しタイ
ミングでまたＡＮＤ回路４においては書込みタイミング
でＹアドレス制御信号がオンになる。

【００１０】イメージ処理すべき横方向のイメージデー
タは、イメージメモリ２からＡＮＤ回路７及びＯＲ回路
１０を経て出力されイメージ処理系に渡される。また、
イメージ処理されたイメージデータは、ＡＮＤ回路４及
びＯＲ回路９を経て、１ワードの横方向のイメージデー
タとして、イメージメモリ２に書込まれる。

【００１１】一方、縦方向に処理したい場合には、Ｘ主
走査制御信号をオフに、Ｙ主走査制御信号をオンにする
。よって３つのＡＮＤ回路５，６，８が動作に係わり、
他の２つのＡＮＤ回路４，７は関与しない。同時に、イ
メージ処理すべき縦方向のイメージデータが格納されて
いるＸアドレスを指定すると、ＡＮＤ回路８においては
このイメージデータの読出しタイミングで、またＡＮＤ
回路５においては書込みタイミングでＸアドレス制御信
号がオンになる。

【００１２】イメージメモリ２からは横方向のイメージ
データが縦方向に１６ワード分順次読出される。読出さ
れる１ワードの横方向のイメージデータの内、処理すべ
き１ビットのイメージデータがＸアドレス制御信号によ
る制御によってＡＮＤ回路８から出力される。上述した
ようにイメージメモリ２からは１６ワード分のイメージ
データを縦方向に順次読出しているので、イメージメモ
リ制御回路１からは、イメージ処理すべき１ワードの縦
方向のイメージデータが出力されてイメージ処理系３に
渡される。

【００１３】続いて、イメージ処理された縦方向のイメ
ージデータは、ＡＮＤ回路５の入力となり、Ｘアドレス
制御信号がオンになるごとに、１ビットずつＡＮＤ回路
５の出力に現われる。また、Ｘアドレス制御信号がオフ
のときは、バッファ１１の出力がオンを示すのでＡＮＤ
回路６が動作し、バッファ１２に蓄えられているイメー
ジ処理に関与しないイメージデータが１ビットずつＡＮ
Ｄ回路６の出力の現われる。ＯＲ回路９は、ＡＮＤ回路
５またはＡＮＤ回路６のいずれかの出力を順次イメージ
メモリ２に伝える。イメージメモリ２への書込みは、１
ワードの横方向のイメージデータを単位として１６ワー
ド分行なわれる。

【００１４】このように、イメージ処理系３からみると
、横方向に処理する場合も、縦方向に処理する場合も、
イメージメモリ２から１ワードのイメージデータが読出
され、これがワード処理され、１ワードのイメージデー
タとして再びイメージメモリ２へ書込まれることになる
。イメージ処理系における処理はビット処理ではなくワ
ード処理なので高速である。

【００１５】

【実施例】図２は、横方向のイメージ処理結果を示す図
である。図２においては、Ｙアドレスが“０”のイメー
ジメモリ領域についてイメージ処理を施すこととする。 以下、図１に示すイージメモリ制御回路１に基づいて、
横方向に処理する場合について説明する。

【００１６】まず、横方向に処理するのでＸ主走査制御
信号をオンにして、Ｙ主走査制御信号はオフにする。ま
た、Ｙアドレスに“０”を指定して、図２（ａ）に示す
１ワードのイメージデータＡ０，Ａ１，Ａ２，…，Ａ１
５の読出しタイミングと、図２（ｂ）に示す１ワードの
イメージデータａ０，ａ１，ａ２，…，ａ１５の書込み
タイミングとをＹアドレス制御信号にて与える。

【００１７】続いて、イメージメモリ１３から１ワード
ずつイメージデータを読出す。まず、Ｙアドレスが“０
”であるＡ０，Ａ１，Ａ２，…，Ａ１５を読出し、次に
Ｙアドレスが“１”であるＢ０，Ｂ１，Ｂ２…，Ｂ１５
を読出し、以下Ｃ０，Ｃ１，Ｃ２，…，Ｃ１５〜Ｑ０，
Ｑ１，Ｑ２，…，Ｑ１５といった順序で１ワードずつ読
出してイメージメモリ制御回路１へ送出する。これらを
受けるＡＮＤ回路７は、先に指定したＹアドレスが“０
”であるＡ０，Ａ１，Ａ２，…，Ａ１５を出力し、Ｙア
ドレスが“０”でないＢ０，Ｂ１，Ｂ２，…，Ｂ１５〜
Ｑ０，Ｑ１，Ｑ２，…，Ｑ１５は出力しない。ＡＮＤ回
路７は出力Ａ０，Ａ１，Ａ２，…，Ａ１５はＯＲ回路１
０を経て１ワードのイメージデータとしてイメージ処理
される。

【００１８】イメージ処理された１ワードのイメージデ
ータａ０，ａ１，ａ２，…，ａ１５を受けるＡＮＤ回路
４は該イメージデータの出力を行ない、これがＯＲ回路
９を経てイメージメモリ１３の元の格納領域に再び書込
まれる。その結果のイメージメモリ１４の内容を図２（
ｂ）に示す。

【００１９】図３は、縦方向のイメージ処理結果を示す
図である。図３においては、Ｘアドレスが“０”のイメ
ージメモリ領域について、イメージ処理を施すこととす
る。以下、図１に示すイメージメモリ制御回路１に基づ
いて、縦方向に処理する場合について説明する。

【００２０】まず、縦方向に処理するのでＸ主走査制御
信号はオフにして、Ｙ主走査制御信号をオンにする。ま
た、Ｘアドレスに“０”を指定して、図３（ａ）に示す
１ワードのイメージデータＡ０，Ｂ０，Ｃ０，…，Ｑ０
の読出しタイミングと、図３（ｂ）に示す１ワードのイ
メージデータａ０，ｂ０，ｃ０，…，ｑ０の書込みタイ
ミングとをＸアドレス制御信号にて与える。

【００２１】続いて、イメージメモリ１５から１ワード
ずつイメージデータを読出す。まず、Ｙアドレスが“０
”であるＡ０，Ａ１，Ａ２，…，Ａ１５を読出し、次に
Ｙアドレスが“１”であるＢ０，Ｂ１，Ｂ２，…，Ｂ１
５を読出し、以下Ｃ０，Ｃ１，Ｃ２，…，Ｃ１５〜Ｑ０
，Ｑ１，Ｑ２，…，Ｑ１５といった順序で１ワードずつ
読出してイメージメモリ制御回路１へ送出する。これら
を受けるＡＮＤ回路８は、先に指定したＸアドレスが“
０”であるＡ０，Ｂ０，Ｃ０，…，Ｑ０を出力し、Ｘア
ドレスが“０”でないＡ１，Ａ２，Ａ３，…，Ａ１５，
Ｂ１，Ｂ２，Ｂ３，…，Ｂ１５〜Ｑ１，Ｑ２，Ｑ３，…
，Ｑ１５は出力しない。ＡＮＤ回路８の出力Ａ０，Ｂ０
，Ｃ０，…，Ｑ０は、ＯＲ回路１０を経て１ワードのイ
メージデータとしてイメージ処理される。

【００２２】一方、前記ＡＮＤ回路８と同様のイメージ
データを受けるバッファ１２は、イメージメモリ制御回
路１から送出されたイメージ処理に係るイメージデータ
が再びイメージメモリ制御回路１に戻ってくる時間を考
慮して、入力したイメージデータを一定時間保持した後
に出力を行なう。

【００２３】バッファ１２の出力を受けるＡＮＤ回路６
は、Ｘアドレス制御信号がオフのときに出力を行なう。 すなわち、Ａ０は出力せずＡ１〜Ａ１５は出力し、Ｂ０
は出力せずＢ１〜Ｂ１５は出力する。同様にＣ０〜Ｑ０
は出力せず（Ｃ１〜Ｑ１）〜（Ｃ１５〜Ｑ１５）は出力
する。一方、Ａ０〜Ｑ０がイメージ処理されたイメージ
データａ０〜ｑ０を受けるＡＮＤ回路５は、Ｘアドレス
制御信号がオンのときに出力を行なう。

【００２４】従って、ＡＮＤ回路５がａ０を、ＡＮＤ回
路６がＡ０を受けたときには、Ｘアドレス制御信号がオ
ンなので、ＡＮＤ回路５からａ０が出力される。続いて
Ｘアドレス制御信号がオフになるのでＡ１〜Ａ１５がＡ
ＮＤ回路６から出力される。ここまでの１ワード、ａ０
，Ａ１，Ａ２，…，Ａ１５がイメージメモリ１５のＹア
ドレスが“０”の領域に書込まれる。

【００２５】同様に、ＡＮＤ回路５がｂ０を、ＡＮＤ回
路６がＢ０を受けたときは、Ｘアドレス制御信号がオン
なので、ＡＮＤ回路５からｂ０が出力される。続いてＸ
アドレス制御信号がオフになるのでＢ１〜Ｂ１５がＡＮ
Ｄ回路６から出力される。ここまでの１ワード、ｂ０，
Ｂ１，Ｂ２，…，Ｂ１５がイメージメモリ１５のＹアド
レスが“１”の領域に書込まれる。

【００２６】以下同様のｃ０，Ｃ１，Ｃ２，…，Ｃ１５
がイメージメモリ１５のＹアドレスが“２”の領域に書
込まれていき、結果として、イメージ処理前のイメージ
メモリ１５は、縦方向のイメージ処理を行なうことによ
り、図３（ｂ）に示すイメージメモリ１６のようになる
。

【００２７】

【発明の効果】以上説明したように、本発明によればイ
メージ処理を行なう場合において、イメージメモリの横
方向にも縦方向にもワード処理を行なうことができる。 よって、特に縦方向のイメージ処理が高速化するという
利点がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】横方向のイメージ処理結果を示す図である。

【図３】縦方向のイメージ処理結果を示す図である。

【図４】従来例について説明する図である。

【符号の説明】

１　　　　イメージメモリ制御回路 ２，１３〜１７　　　　イメージメモリ３　　　　イメ
ージ処理系 ４〜８　　　　ＡＮＤ回路 ９，１０　　　　ＯＲ回路 １１，１２　　　　バッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　縦横１ワード長のイメージメモリ領域
   のうち、横方向あるいは縦方向に並ぶ任意の１ワードの
   イメージデータの格納領域に対しイメージ処理を施す場
   合において、横方向に並ぶ１ワードのイメージデータを
   イメージメモリ（２）から１ワードずつ縦方向に読出し
   たものを入力し、イメージ処理の目的となる１ワードの
   イメージデータをイメージ処理系（３）へ出力すると同
   時に、イメージ処理された１ワードのイメージデータを
   入力し、該イメージデータを元格納されていたイメージ
   メモリ領域に対して再び書込めるように、横方向に並ぶ
   １ワードのイメージデータをイメージメモリ（２）へ出
   力する制御回路であって、イメージメモリ（２）から読
   出されるイメージデータを入力し、横方向に並ぶ１ワー
   ドのイメージデータの格納領域に対するイメージ処理で
   あることを示すＸ主走査制御信号と、イメージ処理に係
   る横方法の１ワードのイメージデータについての読出し
   、書込みタイミングを示すＹアドレス制御信号とが共に
   有意であるときに、入力した前記イメージデータを出力
   する第１の回路（７）と、イメージメモリ（２）から読
   出されるイメージデータを入力し、縦方向に並ぶ１ワー
   ドのイメージデータの格納領域に対するイメージ処理で
   あることを示すＹ主走査制御信号と、イメージ処理に係
   る縦方向の１ワードのイメージデータについての読出し
   、書込みタイミングを示すＸアドレス制御信号とが共に
   有意であるときに、入力した前記イメージデータを出力
   する第２の回路（８）と、イメージメモリ（２）から読
   出されるイメージデータを入力し、入力した該イメージ
   データを一定時間保持した後に出力する第３の回路（１
   ２）と、前記第１の回路（７）または前記第２の回路か
   らの出力がある場合に、該出力をイメージ処理系（３）
   へ送出する第４の回路（１０）と、イメージ処理された
   イメージデータをイメージ処理系（３）より受け、前記
   Ｘ主走査制御信号と、前記Ｙアドレス制御信号とが共に
   有意であるときに、イメージ処理系（３）より受けた前
   記イメージデータを出力する第５の回路（４）と、イメ
   ージ処理されたイメージデータをイメージ処理系（３）
   より受け、前記Ｙ主走査制御信号と、前記Ｘアドレス制
   御信号とが共に有意であるときに、イメージ処理系（３
   ）より受けた前記イメージデータを出力する第６の回路
   （５）と、前記第３の回路から出力されるイメージデー
   タを受け、前記Ｙ主走査制御信号が有意で、かつ前記Ｘ
   アドレス制御信号が有意でないときに、第３の回路から
   受けた前記イメージデータを出力する第７の回路（６）
   と、前記第５，第６，または第７の回路（４），（５）
   ，（６）からの出力がある場合に、該出力をイメージメ
   モリ（２）へ送出する第８の回路（９）とを具備するこ
   とを特徴とするイメージメモリ制御回路。