JPS61289446A - ハ−ドウエアスタツク制御方式 - Google Patents
ハ−ドウエアスタツク制御方式Info
- Publication number
- JPS61289446A JPS61289446A JP13250285A JP13250285A JPS61289446A JP S61289446 A JPS61289446 A JP S61289446A JP 13250285 A JP13250285 A JP 13250285A JP 13250285 A JP13250285 A JP 13250285A JP S61289446 A JPS61289446 A JP S61289446A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- random access
- address
- data
- hardware stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はスタック方式の情報処理システムにおいて、中
央処理装置等から異なるスタックアドレスの内容を同時
に読み出せるようＫすることＫより、一旦レジスタ等に
該スタックの内容を転送する必要をなくシ、ハードウェ
アスタックを使用する該中央処理装置のプログラム処理
等の高速化を図る方式である。
央処理装置等から異なるスタックアドレスの内容を同時
に読み出せるようＫすることＫより、一旦レジスタ等に
該スタックの内容を転送する必要をなくシ、ハードウェ
アスタックを使用する該中央処理装置のプログラム処理
等の高速化を図る方式である。
本発明は情報処理分野における例えばＬＩＳＰ。
ＰＲＯＬＯＧ等の人工知能言語を処理する情報処理シス
テムに用いられるハードウェアスタックに係り、特に複
数の異なるスタックアドレスにある内容を同時に中央処
理装置等に絖み出１ことができるハードウェアスタック
の制御方式に関する。
テムに用いられるハードウェアスタックに係り、特に複
数の異なるスタックアドレスにある内容を同時に中央処
理装置等に絖み出１ことができるハードウェアスタック
の制御方式に関する。
従来、ハードウェアスタックとしては、スタックの内容
を１度Ｉ／Ｃ１個（１ワード、４バイト）を読み出す方
式であった。
を１度Ｉ／Ｃ１個（１ワード、４バイト）を読み出す方
式であった。
該従来方式では、読み出したデータの演算を行なう場合
は、ハードウェアスタックの他にレジスタファイルを設
け、演算対象となるスタックの内容（演算データＮ）を
一旦該レジスタフアイルに転送した後、次に該ハードウ
ェアスタックから読み出した内容（演算データＢ）とを
中央処理装置上で演算を行なう方式のためハードウェア
スタックに関するデータ処理が遅いと−・う欠点があっ
た。
は、ハードウェアスタックの他にレジスタファイルを設
け、演算対象となるスタックの内容（演算データＮ）を
一旦該レジスタフアイルに転送した後、次に該ハードウ
ェアスタックから読み出した内容（演算データＢ）とを
中央処理装置上で演算を行なう方式のためハードウェア
スタックに関するデータ処理が遅いと−・う欠点があっ
た。
本発明は前記欠点に鑑みてなされたもので、ハードウェ
アスタックに関するデータ処理の高速化を図ることを目
的とする。
アスタックに関するデータ処理の高速化を図ることを目
的とする。
該目的は、ランダムアクセスメモリ１，２を有するハー
ドウェアスタックにおいて、該複数のランダムアクセス
メモリ１，２の異なるスタックアドレスにデータを同時
にアクセス（ＲＥＡＤ／ＷＲＩＴＥ）する５ＥＬ５等を
設けたことを特徴とするハードウェアスタック方式によ
り達成される。
ドウェアスタックにおいて、該複数のランダムアクセス
メモリ１，２の異なるスタックアドレスにデータを同時
にアクセス（ＲＥＡＤ／ＷＲＩＴＥ）する５ＥＬ５等を
設けたことを特徴とするハードウェアスタック方式によ
り達成される。
本発明は、ハードウェアスタックを主に用いたデータ処
理装置とレジスタファイルな主に用いたデータ処理装置
を比較し、同時ＶＣ２つのレジスタの内容を読み出せる
というレジスタファイルの特性をハードウェアスタック
に付与し、ハードウェアスタックを用〜・たデータ処理
の高速化を図る方式である。
理装置とレジスタファイルな主に用いたデータ処理装置
を比較し、同時ＶＣ２つのレジスタの内容を読み出せる
というレジスタファイルの特性をハードウェアスタック
に付与し、ハードウェアスタックを用〜・たデータ処理
の高速化を図る方式である。
以下図面を参照しつ〜本発明の詳細な説明する。
図は本発明の一実施例を示すシステム構成図である。
図にお〜・て、ｌ、２はランダムアクセスメモリ、３．
４はランダムアクセスメモリ１，２に与えるスタックア
ドレス、５はセレクタ（ＳＥＬ）、６４−！。
４はランダムアクセスメモリ１，２に与えるスタックア
ドレス、５はセレクタ（ＳＥＬ）、６４−！。
セレクタの制御信号、７，８はランダムアクセスメモリ
１，２の出力信号、９はランダムアクセスメモリ１，２
の入力信号、１０はランダムアクセスメモリ１，２の書
き込み信号、１１は中央処理装置（ＣＰＵ）である。
１，２の出力信号、９はランダムアクセスメモリ１，２
の入力信号、１０はランダムアクセスメモリ１，２の書
き込み信号、１１は中央処理装置（ＣＰＵ）である。
ハードウェアスタックは図の様にランダムアクセスメモ
リ１．２で構成されて〜・る場合につ〜・て説明する。
リ１．２で構成されて〜・る場合につ〜・て説明する。
ここで、５ＥＬｓはアクセス（ＲＥ入ＤりＷＲＩＴＥ）
を制御するのでアクセス制御手段ともいう。
を制御するのでアクセス制御手段ともいう。
ハードウェアスタックに中央処理装置１１のデータを書
き込むときは、ランダムアクセスメモリＩＫは直接スタ
ックアドレス３が与えられ、同時にランダムアクセスメ
モリ２にも制御信号６（ＲＥ入］）／ＷＲＩＴＥ信号）
とセレクタ５によりスタックアドレス３がアドレスとし
て与えられ、同一のデータの入力信号９が入力される。
き込むときは、ランダムアクセスメモリＩＫは直接スタ
ックアドレス３が与えられ、同時にランダムアクセスメ
モリ２にも制御信号６（ＲＥ入］）／ＷＲＩＴＥ信号）
とセレクタ５によりスタックアドレス３がアドレスとし
て与えられ、同一のデータの入力信号９が入力される。
またハードウェアスタックからデータを読み出す場合は
、該ランダムアクセスメモリ１には直接スタックアドレ
ス３が中央処理装置１１和より与えられ、ランダムアク
セスメモリ２にはセレクタの制御信号６とセレクタ５に
よりスタックアドレス３とは独立なスタックアドレス４
がアドレスとして与えられ、当該ランダムアクセスメモ
リ１，２から所定のデータが読み出されランダムアクセ
スメモリの出力信号７，８として中央処理装置１１に送
信され該中央処理装置で所望の演算等を実行する。
、該ランダムアクセスメモリ１には直接スタックアドレ
ス３が中央処理装置１１和より与えられ、ランダムアク
セスメモリ２にはセレクタの制御信号６とセレクタ５に
よりスタックアドレス３とは独立なスタックアドレス４
がアドレスとして与えられ、当該ランダムアクセスメモ
リ１，２から所定のデータが読み出されランダムアクセ
スメモリの出力信号７，８として中央処理装置１１に送
信され該中央処理装置で所望の演算等を実行する。
以上述べた通り、本発明によればハードウェアスタック
の異なるスタックアドレスの内容を同時Ｖｃｌ＋ｔみ出
すことができるので、データ処理の高速化が図れる効果
がある。
の異なるスタックアドレスの内容を同時Ｖｃｌ＋ｔみ出
すことができるので、データ処理の高速化が図れる効果
がある。
図は本発明の一実施例を示すシステム構成図である。
記号の説明、ｔ＋２はランダムアクセスメモリ、３．４
はランダムアクセスメモリ１，２に与えるスタックアド
レス、５はセレクタ（ＳＥＬ）、６はセレクタの制御Ｍ
号、７，８はランダムアクセスメモリ１，２の齋き込み
信号、１１は中央処理装置（ＣＰＵ）。
はランダムアクセスメモリ１，２に与えるスタックアド
レス、５はセレクタ（ＳＥＬ）、６はセレクタの制御Ｍ
号、７，８はランダムアクセスメモリ１，２の齋き込み
信号、１１は中央処理装置（ＣＰＵ）。
Claims (1)
- 複数のランダムアクセスメモリを備えたハードウェアス
タックにおいて、該複数のランダムアクセスメモリの複
数の異なるスタックアドレスにデータを同時にアクセス
するアクセス制御手段を設けたことを特徴とするハード
ウェアスタック制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13250285A JPS61289446A (ja) | 1985-06-18 | 1985-06-18 | ハ−ドウエアスタツク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13250285A JPS61289446A (ja) | 1985-06-18 | 1985-06-18 | ハ−ドウエアスタツク制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61289446A true JPS61289446A (ja) | 1986-12-19 |
Family
ID=15082861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13250285A Pending JPS61289446A (ja) | 1985-06-18 | 1985-06-18 | ハ−ドウエアスタツク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61289446A (ja) |
-
1985
- 1985-06-18 JP JP13250285A patent/JPS61289446A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6118792B2 (ja) | ||
| JPS6053896B2 (ja) | デ−タ処理装置のメモリシステム | |
| KR840003857A (ko) | 디지탈 신호 처리장치 | |
| KR910012955A (ko) | 데이타 처리 시스템 | |
| JPS61289446A (ja) | ハ−ドウエアスタツク制御方式 | |
| JPS6285343A (ja) | メモリ読み出し回路 | |
| JPS5931740B2 (ja) | 記憶装置制御方式 | |
| JPH04181454A (ja) | データアクセス制御装置 | |
| JPS61223964A (ja) | デ−タ転送装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| EP0264740A2 (en) | Time partitioned bus arrangement | |
| RU1835551C (ru) | Устройство дл обработки данных | |
| JPS582975A (ja) | ベクトル・デ−タ処理装置の制御方式 | |
| JPS6154546A (ja) | メモリアクセス方式 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JPH01185712A (ja) | 情報処理装置 | |
| JPS6048551A (ja) | リストデ−タアクセス制御方式 | |
| JPS63157255A (ja) | 情報処理装置 | |
| JPS5743222A (en) | Input and output processing system | |
| JPS6014335A (ja) | 情報処理装置 | |
| JPH04306746A (ja) | 記憶装置の記憶素子アクセス方式 | |
| JPS62241057A (ja) | 入出力処理高速化回路 | |
| JPS6168642A (ja) | デ−タ処理方式 |