JPH05257903A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【目的】 マルチプロセッサシステムにおいて、アクセ
スの要求先のプロセッサの実行効率の低下を軽減するこ
とができるようにする。 【構成】 アクセスの要求元プロセッサと要求先プロセ
ッサのいずれのシステムバスにも支配されないが、いず
れのシステムバスにも接続可能なアクセス内容保持手段
を備え、このアクセス内容保持手段に外部資源のデータ
のコピーを置くようにしているために、同一アドレスに
対して読み出し要求がきた場合、要求先プロセッサのバ
ス開放を行なうことなく、このアクセス内容保持手段か
ら直接要求元のプロセッサにデータを送出することがで
き、これによって、要求先プロセッサの実行停止を必要
最小限に抑えることができるようになり、その実行効率
の低下を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マルチプロセッサシ
ステムに関する。

【０００２】

【従来の技術】マイクロプロセッサシステムの実行効率
を向上させる方式として、複数のプロセッサを用いて並
列実行を行なうマルチプロセッサシステムが知られてい
る。このマルチプロセッサシステムでは、各々のプロセ
ッサは固有のバスを持ち、それぞれのバスに接続される
資源を支配している。そして、通常の実行状態において
は、プロセッサはその支配下の資源を用いて独立の処理
を実行するようにしている。

【０００３】しかし、プロセッサ間の通信や支配下の資
源不足などにより、他のプロセッサの支配下の資源をア
クセスする場合もある。この場合、プロセッサ間ではバ
ス権の調停と呼ぶバスの要求と獲得の動作を制御する装
置が必要となってくる。

【０００４】図４は、このようなバス権の調停機能を備
えたマルチプロセッサシステムの従来例を示している。
この従来のマルチプロセッサシステムは、プロセッサ１
１とプロセッサ２１、このプロセッサ１１，２１それぞ
れの支配するメモリのような資源１２、２２、それぞれ
のプロセッサと資源を接続するシステムバス１４，２
４、そして、各々のプロセッサ１１，２１からの要求を
受け付けて保持するバスバッファ４１、両者のバス開放
要求の調停を行なう制御回路４２から構成されている。
なお、３７，３８それぞれは、プロセッサバス開放要求
信号、４３はバスバッファ制御信号を示している。

【０００５】この従来のマルチプロセッサシステムで
は、アクセスの要求元プロセッサ（以下、説明の便宜
上、プロセッサ１１を要求元プロセッサ、プロセッサ２
１を要求先プロセッサとする）は要求先の資源２２を支
配するプロセッサ２１に対してバス２４の開放要求を発
行する。これに対して、要求先プロセッサ２１は、バス
開放要求を受けると適用なタイミングでバス２４を開放
し、要求元プロセッサ１１にバス開放を受け付けたこと
を通知する。要求元プロセッサ１１は必要なアクセスを
行なった後にバス開放要求を取り下げる。要求先プロセ
ッサ２１は、このバス開放要求がなくなったことを検出
すると、適当なタイミングで再び自己のバス２４を獲得
する。そして、バスバッファ４１、制御回路４２はこの
バス権の獲得と開放の調停を行なう。

【０００６】

【発明が解決しようとする課題】ところが、このような
従来のマルチプロセッサシステムでは、バス権の調停が
発生すると、バス権を開放した側のプロセッサは通常、
新しい命令を入力できなくなるので処理の実行を停止す
るようにしていたため、頻繁に調停が発生する場合には
この実行停止の時間が無視できなくなり、著しく実行効
率が低下する問題点があった。

【０００７】この発明は、このような従来の問題点に鑑
みなされたもので、あるプロセッサが他のプロセッサの
支配下の資源をアクセスしようとする場合に、そのよう
なアクセスが頻繁であっても、アクセスの要求先のプロ
セッサの実行効率の低下を軽減することができるマルチ
プロセッサシステムを提供することを目的とする。

【０００８】

【課題を解決するための手段】この発明は、独立した信
号バスと資源を持つプロセッサを複数結合して構成され
るマルチプロセッサシステムにおいて、各プロセッサの
発行する他のプロセッサの支配下の資源への読み出しま
たは書き込みから成るアクセス内容を保持するアクセス
内容保持手段と、それぞれのプロセッサ固有のバスと前
記アクセス内容保持手段の信号バスとを結合するバス結
合手段と、各プロセッサのアクセス要求同士の干渉を排
除するためにそれぞれのプロセッサに対してバス権の獲
得と開放を指令し、かつ前記バス結合手段に対してバス
の接続と分離を指令する調停手段とを備えたものであ
る。

【０００９】

【作用】一般に、マルチプロセッサシステムにおいて、
１つのプロセッサが他のプロセッサの支配下にある資
源、すなわち外部資源へのアクセスを多発する場合、１
つまたは複数の特定のアドレスへのアクセスが偏るとい
うアクセスの局所性がある。また、資源がメモリ装置の
ようにいったんデータを書き込むと、次の書き込みが行
なわれるまで同じデータを保持し続けるという性質を持
つ場合も多い。さらにメモリ装置の場合には、読み出し
を前提として書き込みを行なうので、同一アドレスに対
するアクセスは書き込みよりも読み出しの方がはるかに
多いという性質もある。

【００１０】そこで、このような性質を持つ外部資源に
対するアクセスに局所性が成り立つとすると、アクセス
の要求元プロセッサと要求先プロセッサのいずれのシス
テムバスにも支配されないが、いずれのシステムバスに
も接続可能なメモリ装置があれば、このメモリ装置に外
部資源のデータのコピーを置くことができ、同一アドレ
スに対して読み出し要求がきた場合、要求先プロセッサ
のバス開放を行なうことなく、このメモリ装置から直接
要求元のプロセッサにデータを送出することができ、こ
れによって、要求先プロセッサの実行停止を必要最小限
に抑えることができるようになり、その実行効率の低下
を低減することができるようになる。

【００１１】この考察の下に発明されたこの発明のマル
チプロセッサシステムでは、いずれかのプロセッサが外
部資源への書き込み要求を発行すると、調停手段はその
外部資源を支配している要求先プロセッサに対してバス
開放要求を発行する。このバス開放要求が受け付けられ
てバス権を獲得すれば、要求元プロセッサから外部資源
に対して書き込みが行なわれる。これと同時に、調停手
段は書き込みアドレスと書き込みデータをアクセス内容
保持手段に登録する。

【００１２】要求元プロセッサが外部資源への読み出し
要求を発行すると、調停手段は要求したアドレスがアク
セス内容保持手段に登録されているかどうかを判定す
る。そして、登録されていれば外部資源への読み出しを
行なわず、アクセス内容保持手段に登録されているデー
タを代わりに読み出す。そして、登録されていなけれ
ば、その外部資源を支配しているプロセッサに対してバ
ス開放要求を発行してバス権を獲得した後に、外部資源
に対して読み出しを実行する。これと同時に、調停手段
は、読み出しアドレスと読み出しデータをアクセス内容
保持手段に登録する。

【００１３】アクセス内容保持手段に登録された資源に
対して新しい書き込みが発生するたびに、アクセス内容
保持手段に登録さている書き込みデータは更新される。
このアクセス内容保持手段に対する登録の更新は、同じ
システムバスにつながれているプロセッサから書き込ま
れた場合と外部のプロセッサから書き込まれた場合の両
方について発生する。

【００１４】このようにして、アクセス内容保持手段に
登録された資源への外部のプロセッサからの読み出し
は、その資源を支配するプロセッサを停止させることな
く、アクセス内容保持手段から要求元プロセッサにデー
タが返されるようにして、要求先のプロセッサの実際の
バス権開放の頻度を要求元プロセッサの外部資源アクセ
スの頻度よりも少なくし、実行効率の低下を軽減するの
である。

【００１５】なお、特殊な場合として、同一資源へのア
クセスが競合する場合があるが、この場合には、後発の
アクセスを待たせることによってアクセス内容保持手段
への登録の更新を含めて競合を解消するようにする。

【００１６】

【実施例】以下、この発明の実施例を図に基づいて詳説
する。

【００１７】図１はこの発明の一実施例のブロック図で
あり、２つのプロセッサによって構成されるマルチプロ
セッサシステムの実施例を示している。この図１におい
て、１１，２１はプロセッサ、１２，２２はそれぞれの
支配する資源、１３，２３はバスバッファ、１４，２４
はシステムバスである。また、４１はアクセス内容保持
手段としてのバッファメモリ、４２は調停手段としての
制御回路、４３はシステムバスである。なお、４４，４
５はバスバッファ制御信号、４６はバッファメモリ制御
信号、４７，４８はバス開放要求信号を示している。

【００１８】プロセッサ１１は固有のバスとしてシステ
ムバス１４を持っている。資源１２はプロセッサ１１の
支配する資源であり、書き込まれたデータを保持し続け
るメモリのような性質を持っているものとする。また、
プロセッサ２１は固有のバスとしてシステムバス２４を
持っている。資源２２はプロセッサ２１の支配する資源
であり、書き込まれたデータを保持し続けるメモリのよ
うな性質を持っている。

【００１９】バッファメモリ４１はシステムバス４３に
接続されている登録用メモリである。そして、システム
バス１４とシステムバス４３はバスバッファ１３によっ
て結合され、システムバス２４とシステムバス４３はバ
スバッファ２３によって結合されている。

【００２０】制御回路４２は、システムバス１４とシス
テムバス２４を監視し、バスバッファ１３、バスバッフ
ァ２３、バッファメモリ４１およびシステムバス４３の
動作を決定する働きをする。

【００２１】次に、上記の構成のマルチプロセッサシス
テムの動作について説明する。

【００２２】初期状態では、バッファメモリ４１には何
も登録されていない。そして、プロセッサ１１から資源
２２への読み出し要求または書き込み要求が発生する
か、プロセッサ２１から資源１２への読み出し要求また
は書き込み要求が発生するまでは、バッファメモリ４１
は未登録の状態が続く。

【００２３】そこで、要求元プロセッサとしてプロセッ
サ１１から外部資源２２に書き込み要求が発生すると、
制御回路４２はプロセッサ２１にバス開放要求を発行す
る。そして、バス権を獲得すると、バスバッファ１３お
よびバスバッファ２３を開いて資源２２に書き込みを実
行する。この書き込みと同時に、システムバス４３上の
アドレスおよびデータがバッファメモリ４１に登録され
る。

【００２４】プロセッサ１１から資源２２に読み出し要
求が発生すると、制御回路４２はバッファメモリ４１に
プロセッサ１１の要求アドレスが登録されているかどう
かを調べる。そして、登録されていなければ、プロセッ
サ２１に対してバス開放要求を発行し、バス権を獲得す
れば、バスバッファ１３およびバスバッファ２３を開い
て資源２２に読み出しを実行する。この読み出しと同時
に、システムバス４３上のアドレスおよびデータがバッ
ファメモリ４１に登録される。

【００２５】もしバッファメモリ４１にプロセッサ１１
の要求アドレスが登録されていれば、プロセッサ２１に
対してバス開放要求を発行しない。そして、バスバッフ
ァ１３を開いてバッファメモリ４１に登録されているデ
ータを、資源２２の読み出しデータに代えてプロセッサ
１１に読み込ませる。

【００２６】プロセッサ２１から資源２２に書き込み要
求が発生すれば、制御回路４２はバッファメモリ４１に
プロセッサ２１の要求アドレスが登録されているかどう
か調べる。そして登録されていなければ、資源２２への
書き込みだけが行なわれる。しかしながら、もし登録さ
れていれば、資源２２への書き込み実行時にバスバッフ
ァ２３を開き、書き込みと同時にバッファメモリ４１に
登録されてい要求アドレスに対応したデータがシステム
バス４３上のデータで更新される。

【００２７】次に、資源２２に対してプロセッサ１１と
プロセッサ２１のアクセスが競合する場合があるが、そ
の競合を解消するための処理は、競合状態によって異な
るので、以下（１）〜（８）の場合に場合分けして説明
する。

【００２８】（１）プロセッサ１１が書き込みで先発、
プロセッサ２１が書き込みで後発の場合 プロセッサ１１からプロセッサ２１にバス開放要求を発
行し、バス権の獲得後にプロセッサ１１から資源２２に
書き込みを実行する。そして、バッファメモリ４１にこ
のアドレスおよびデータを新規登録または更新登録す
る。この場合、バス開放要求が発行された時点からプロ
セッサ１１の書き込みが終了するまで、プロセッサ２１
は待たされることになる。

【００２９】そして、プロセッサ１１の書き込みが終了
すると、プロセッサ２１の書き込みが開始される。この
プロセッサ２１の資源２２への書き込みアドレスがバッ
ファメモリ４１に登録されている場合は、バッファメモ
リ４１の登録が更新される。

【００３０】（２）プロセッサ１１が読み出しで先発、
プロセッサ２１が書き込みで後発の場合 プロセッサ１１の読み出しアドレスがバッファメモリ４
１に登録されていない場合は、プロセッサ１１からプロ
セッサ２１にバス開放要求を発行し、バス権の獲得後に
プロセッサ１１から資源２２に読み出しを実行し、バッ
ファメモリ４１にこのアドレスおよびデータが新規に登
録される。この場合、バス開放要求が発行された時点か
らプロセッサ１１の読み出しが終了するまでプロセッサ
２１は待たされることになる。

【００３１】そして、プロセッサ１１の読み出しが終了
すると、プロセッサ２１の書き込みが開始され、プロセ
ッサ２１の資源２２への書き込みアドレスがバッファメ
モリ４１に登録されている場合には、バッファメモリ４
１の登録データが更新される。

【００３２】プロセッサ１１の読み出しアドレスがバッ
ファメモリ４１に登録されている場合は、バッファメモ
リ４１からプロセッサ１１にデータが返され、バス開放
要求が発行されなくても、プロセッサ１１の読み出しが
終了するまでプロセッサ２１は待たされることになる。

【００３３】そして、プロセッサ１１の読み出しが終了
すると、プロセッサ２１の書き込みが開始される。この
場合に、プロセッサ２１の資源２２への書き込みアドレ
スがバッファメモリ４１に登録されていれば、バッファ
メモリ４１の登録データが更新される。

【００３４】（３）プロセッサ１１が書き込みで先発、
プロセッサ２１が読み出しで後発の場合 プロセッサ１１からプロセッサ２１にバス開放要求を発
行し、バス獲得後にプロセッサ１１から資源２２に書き
込みが実行され、バッファメモリ４１にこのアドレスお
よびデータが新規登録され、または更新される。この場
合、バス開放要求が発行された時点からプロセッサ１１
の書き込みが終了するまでプロセッサ２１は待たされる
ことになる。そして、プロセッサ１１の書き込みが終了
すると、プロセッサ２１の読み出しが開始される。この
場合、読み出しなので、バッファメモリ４１への登録の
参照も更新も行なわれない。

【００３５】（４）プロセッサ１１が読み出しで先発、
プロセッサ２１が読み出しで後発の場合 プロセッサ１１の読み出しアドレスがバッファメモリ４
１に登録されていない場合には、プロセッサ１１からプ
ロセッサ２１にバス開放要求を発行し、バス権の獲得後
にプロセッサ１１から資源２２に読み出しが実行され、
バッファメモリ４１にこのアドレスおよびデータが新規
登録される。この場合、バス開放要求が発行された時点
からプロセッサ１１の書き込みが終了するまでプロセッ
サ２１は待たされることになる。そしてプロセッサ１１
の読み出しが終了すれば、プロセッサ２１の読み出しが
開始される。この場合、読み出しなので、バッファメモ
リ４１への登録の参照も更新も行なわれない。

【００３６】プロセッサ１１の読み出しアドレスがバッ
ファメモリ４１に登録されている場合、バッファメモリ
４１からプロセッサ１１にデータが返される。そしてこ
の場合には、プロセッサ２１の資源２２への読み出しは
プロセッサ１１のバッファメモリ４１への読み出しとオ
ーバーラップして実行される。

【００３７】（５）プロセッサ１１が書き込みで後発、
プロセッサ２１が書き込みで先発の場合 プロセッサ２１の書き込みアドレスがバッファメモリ４
１に登録されている場合には、バッファメモリ４１の登
録データが更新される。そしてプロセッサ１１は、プロ
セッサ２１の書き込みが終了するまで待たされることに
なる。

【００３８】プロセッサ２１の書き込みが終了すれば、
プロセッサ１１の書き込みが開始される。この場合、プ
ロセッサ１１はプロセッサ２１にバス開放要求を発行
し、資源２２への書き込みを実行すると同時に、バッフ
ァメモリ４１に書き込みアドレスとデータを新規に登録
し、または更新する。

【００３９】プロセッサ２１の書き込みアドレスがバッ
ファメモリ４１に登録されていない場合には、プロセッ
サ２１は単に資源２２への書き込みを実行するのみであ
る。そしてプロセッサ１１は、プロセッサ２１の書き込
みが終了するまで待たされることになる。

【００４０】プロセッサ２１の書き込みが終了すれば、
プロセッサ１１の書き込みが開始される。この場合、プ
ロセッサ１１はプロセッサ２１にバス開放要求を発行
し、資源２２への書き込みを実行すると同時に、バッフ
ァメモリ４１に書き込みアドレスとデータを新規に登録
し、または更新する。

【００４１】（６）プロセッサ１１が読み出しで後発、
プロセッサ２１が書き込みで先発の場合 プロセッサ２１の書き込みアドレスがバッファメモリ４
１に登録されている場合には、バッファメモリ４１の登
録データが更新される。プロセッサ１１はプロセッサ２
１の書き込みが終了するまで待たされる。そして、プロ
セッサ２１の書き込みが終了すると、プロセッサ１１の
読み出しが開始される。

【００４２】そして、プロセッサ１１の読み出しアドレ
スがバッファメモリ４１に登録されていない場合には、
プロセッサ１１はプロセッサ２１にバス開放要求を発行
し、資源２２への読み出しを実行すると同時に、バッフ
ァメモリ４１へ読み出しアドレスとデータを新規に登録
する。一方、プロセッサ１１の読み出しアドレスがバッ
ファメモリ４１に登録されている場合には、バッファメ
モリ４１からのデータがプロセッサ１１に返される。

【００４３】プロセッサ２１の書き込みアドレスがバッ
ファメモリ４１に登録されていない場合には、プロセッ
サ２１は単に資源２２への書き込みを実行するのみであ
る。プロセッサ１１はプロセッサ２１の書き込みが終了
するまで待たされる。そして、プロセッサ２１の書き込
みが終了すると、プロセッサ１１の読み出しが開始され
る。

【００４４】そして、プロセッサ１１の読み出しアドレ
スがバッファメモリ４１に登録されていない場合には、
プロセッサ１１はプロセッサ２１にバス開放要求を発行
し、資源２２への読み出しを実行すると同時に、バッフ
ァメモリ４１へ読み出しアドレスとデータを新規に登録
する。

【００４５】（７）プロセッサ１１が書き込みで後発、
プロセッサ２１が読み出しで先発の場合 プロセッサ２１は単に資源２２を読み出すのみであり、
プロセッサ１１はプロセッサ２１の読み出しとオーバー
ラップしてバス開放要求を発行する。プロセッサ２１の
読み出しが終了すると、プロセッサ１１の書き込みが開
始される。この場合、プロセッサ１１はプロセッサ２１
にバス開放要求を発行し、資源２２への書き込みを実行
すると同時に、バッファメモリ４１に書き込みアドレス
とデータを新規に登録し、または更新する。

【００４６】（８）プロセッサ１１が読み出しで後発、
プロセッサ２１が読み出しで先発の場合 プロセッサ２１は単に資源２２を読み出すのみであり、
プロセッサ１１はプロセッサ２１の読み出しとオーバー
ラップしてバッファメモリ４１に読み出しアドレスが登
録されているかどうかを調べる。そして登録されていれ
ば、バッファメモリ４１からプロセッサ１１にデータが
返されるが、登録されていなければ、プロセッサ１１は
プロセッサ２１にバス開放要求を発行し、資源２２への
読み出しを実行すると同時に、バッファメモリ４１に読
み出しアドレスとデータを新規に登録する。

【００４７】このようにして、この実施例では、競合の
ない場合の外部資源への読み出しにおけるバス開放要求
の頻度を大幅に削減することができる。また、競合のあ
る場合でも、互いに読み出しである場合のバス開放要求
の頻度が削減できる。

【００４８】この結果、通常は書き込みよりも読み出し
の方がはるかに多いと期待できるので、バス開放要求に
よる実行効率の低下は最小限に抑えられるのである。

【００４９】図２はこの発明の他の実施例を示してい
る。この実施例は、３つのプロセッサ２１１，２２１，
２３１によるマルチプロセッサシステムであり、調停手
段として制御回路を２つ使用して、プロセッサ２１１と
プロセッサ２２１との間、およびプロセッサ２２１とプ
ロセッサ２３１との間の調停を行なうようにしている。

【００５０】すなわち、２１１，２２１，２３１はプロ
セッサ、２１２，２２２，２３２はそれぞれの支配する
資源、２１３，２２３ａ，２２３ｂ，２３３はバスバッ
ファ、２１４，２２４，２３４はシステムバスである。
また、２４１，２５１はアクセス内容保持手段としての
バッファメモリ、２４２，２５２は調停手段としての制
御回路、２４３，２５３はシステムバスである。なお、
２４４，２４５；２５４，２５５はバスバッファ制御信
号、２４６，２５６はバッファメモリ制御信号、２４
７，２４８；２５７，２５８はバス開放要求信号を示し
ている。

【００５１】そして、プロセッサ２２１に対するバス開
放要求信号２４８，２５８の論理和をとるために論理和
ゲート２６０が備えられ、この出力がプロセッサ２２１
に対するバス開放要求信号２６１となっている。

【００５２】プロセッサ２１１は固有のバスとしてシス
テムバス２１４を持っている。資源２１２はプロセッサ
２１１の支配する資源であり、書き込まれたデータを保
持し続けるメモリのような性質を持っているものとす
る。また、プロセッサ２２１は固有のバスとしてシステ
ムバス２２４を持っている。資源２２２はプロセッサ２
２１の支配する資源であり、書き込まれたデータを保持
し続けるメモリのような性質を持っている。同じく、プ
ロセッサ２３１は固有のバスとしてシステムバス２３４
を持っている。資源２３２はプロセッサ２３１の支配す
る資源であり、書き込まれたデータを保持し続けるメモ
リのような性質を持っている。

【００５３】バッファメモリ２４１，２５１それぞれは
システムバス２４３，２５３それぞれに接続されている
登録用メモリである。そして、システムバス２１４とシ
ステムバス２４３はバスバッファ２１３によって結合さ
れ、システムバス２２４とシステムバス２４３はバスバ
ッファ２２３ａによって結合されている。また、システ
ムバス２２４とシステムバス２５３はバスバッファ２２
３ｂによって結合され、システムバス２３４とシステム
バス２５３はバスバッファ２３３によって結合されてい
る。

【００５４】制御回路２４２は、システムバス２１４と
システムバス２２４を監視し、バスバッファ２１３、バ
スバッファ２２３ａ、バッファメモリ２４１およびシス
テムバス２４３の動作を決定する働きをする。同じよう
に、制御回路２５２は、システムバス２２４とシステム
バス２３４を監視し、バスバッファ２２３ｂ、バスバッ
ファ２３３、バッファメモリ２５１およびシステムバス
２５３の動作を決定する働きをする。

【００５５】そして、この実施例にあっても、プロセッ
サ２１１，２２１間、プロセッサ２２１，２３１間それ
ぞれで制御回路２４２，２５２が図１の第１実施例とほ
ぼ同様の調停動作を行なう。

【００５６】この実施例の場合、プロセッサ２１１とプ
ロセッサ２３１に比べてプロセッサ２２１が両方のプロ
セッサ２１１，２３１と関係するためにその負荷が大き
くなるが、上記のような調停動作を行なわない場合に比
べれば、プロセッサ２２１へのバス開放要求の削減量が
大きいので、実行速度も改善することができる。

【００５７】図３はこの発明のさらに他の実施例を示し
ている。この実施例は３つのプロセッサ３１１，３２
１，３３１で構成されるマルチプロセッサシステムであ
って、調停手段としての制御回路も３つ使用して３つの
プロセッサ３１１，３２１，３３１を円環状に結合し、
プロセッサ３１１とプロセッサ３２１との間、プロセッ
サ３２１とプロセッサ３３１との間、およびプロセッサ
３３１とプロセッサ３１１との間それぞれを調停するよ
うにしている。

【００５８】すなわち、３１１，３２１，３３１はプロ
セッサ、３１２，３２２，３３２はそれぞれの支配する
資源、３１３ａ，３１３ｂ，３２３ａ，３２３ｂ，３３
３ａ，３３３ｂはバスバッファ、３１４，３２４，３３
４はシステムバスである。また、３４１，３５１，３６
１はアクセス内容保持手段としてのバッファメモリ、３
４２，３５２，３６２は調停手段としての制御回路、３
４３，３５３，３６３はシステムバスである。なお、３
４４，３４５；３５４，３５５；３６４，３６５はバス
バッファ制御信号、３４６，３５６，３６６はバッファ
メモリ制御信号、３４７，３４８；３５７，３５８；３
６７，３６８はバス開放要求信号を示している。

【００５９】そして、プロセッサ３２１に対するバス開
放要求信号３４８，３５８の論理和をとるために論理和
ゲート３７１が備えられ、この出力がプロセッサ３２１
に対するバス開放要求信号３８１となっている。また、
プロセッサ３３１に対するバス開放要求信号３５７，３
６８の論理和をとるために論理和ゲート３７２が備えら
れ、この出力がプロセッサ３３１に対するバス開放要求
信号３８２となっている。同様に、プロセッサ３１１に
対するバス開放要求信号３４７，３６７の論理和をとる
ために論理和ゲート３７３が備えられ、この出力がプロ
セッサ３１１に対するバス開放要求信号３８３となって
いる。

【００６０】プロセッサ３１１は固有のバスとしてシス
テムバス３１４を持っている。そして資源３１２はプロ
セッサ３１１の支配する資源であり、書き込まれたデー
タを保持し続けるメモリのような性質を持っているもの
とする。また、プロセッサ３２１は固有のバスとしてシ
ステムバス３２４を持っている。そして資源３２２はプ
ロセッサ３２１の支配する資源であり、書き込まれたデ
ータを保持し続けるメモリのような性質を持っている。
同じく、プロセッサ３３１は固有のバスとしてシステム
バス３３４を持っている。そして資源３３２はプロセッ
サ３３１の支配する資源であり、書き込まれたデータを
保持し続けるメモリのような性質を持っている。

【００６１】バッファメモリ３４１，３５１，３６１そ
れぞれはシステムバス３４３，３５３，３６３それぞれ
に接続されている登録用メモリである。そして、システ
ムバス３１４とシステムバス３４３はバスバッファ３１
３ｂによって結合され、システムバス３２４とシステム
バス３４３はバスバッファ３２３ａによって結合されて
いる。また、システムバス３２４とシステムバス３５３
はバスバッファ３２３ｂによって結合され、システムバ
ス３３４とシステムバス３５３はバスバッファ３３３ａ
によって結合されている。さらに、システムバス３１４
とシステムバス３６３はバスバッファ３１３ａによって
結合され、システムバス３３４とシステムバス３６３は
バスバッファ３３３ｂによって結合されている。

【００６２】制御回路３４２は、システムバス３１４と
システムバス３２４を監視し、バスバッファ３１３ｂ、
バスバッファ３２３ａ、バッファメモリ３４１およびシ
ステムバス３４３の動作を決定する働きをする。また制
御回路３５２は、システムバス３２４とシステムバス３
３４を監視し、バスバッファ３２３ｂ、バスバッファ３
３３ａ、バッファメモリ３５１およびシステムバス３５
３の動作を決定する働きをする。同じように、制御回路
３６２は、システムバス３１４とシステムバス３３４を
監視し、バスバッファ３１３ａ、バスバッファ３３３
ｂ、バッファメモリ３６１およびシステムバス３６３の
動作を決定する働きをする。

【００６３】そして、この実施例にあっても、プロセッ
サ３１１，３２１間、プロセッサ３２１，３３１間、プ
ロセッサ３３１，３１１間それぞれで制御回路３４２，
３５２，３６２が図１の第１実施例とほぼ同様の調停動
作を行なう。

【００６４】一般に外部資源へのアクセスが２重、３重
に発生する場合があり、この時の実行効率の低下が大き
いのであるが、この実施例のような制御回路を備えるこ
とによりバス開放要求を減らすことができ、このような
状態の発生頻度を抑えることができるようになる。

【００６５】

【発明の効果】以上のようにこの発明によれば、アクセ
スの要求元プロセッサと要求先プロセッサのいずれのシ
ステムバスにも支配されないが、いずれのシステムバス
にも接続可能なアクセス内容保持手段を備え、このアク
セス内容保持手段に外部資源のデータのコピーを置くよ
うにしているために、同一アドレスに対して読み出し要
求がきた場合、要求先プロセッサのバス開放を行なうこ
となく、このアクセス内容保持手段から直接要求元のプ
ロセッサにデータを送出することができ、これによっ
て、要求先プロセッサの実行停止を必要最小限に抑える
ことができるようになり、その実行効率の低下を軽減す
ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例の回路ブロック図。

【図２】この発明の他の実施例の回路ブロック図。

【図３】この発明のさらに他の実施例の回路ブロック
図。

【図４】従来例の回路ブロック図。

【符号の説明】

１１，２１ プロセッサ １２，２２ 資源 １４，２４ システムバス ４１ バッファメモリ ４２ 制御回路 ２１１，２２１，２３１ プロセッサ ２１２，２２２，２３２ 資源 ２１４，２２４，２３４ システムバス ２４１，２５１ バッファメモリ ２４２，２５２ 制御回路 ３１１，３２１，３３１ プロセッサ ３１２，３２２，３３２ 資源 ３１４，３２４，３３４ システムバス ３４１，３５１，３６１ バッファメモリ ３４２，３５２，３６２ 制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 独立した信号バスと資源を持つプロセッ
   サを複数結合して構成されるマルチプロセッサシステム
   において、 各プロセッサの発行する他のプロセッサの支配下の資源
   への読み出しまたは書き込みから成るアクセス内容を保
   持するアクセス内容保持手段と、 それぞれのプロセッサ固有のバスと前記アクセス内容保
   持手段の信号バスとを結合するバス結合手段と、 各プロセッサのアクセス要求同士の干渉を排除するため
   にそれぞれのプロセッサに対してバス権の獲得と開放を
   指令し、かつ前記バス結合手段に対してバスの接続と分
   離を指令する調停手段とを備えて成るマルチプロセッサ
   システム。