JP4522817B2 - システム制御装置、情報処理装置及び情報処理装置の制御方法。 - Google Patents
システム制御装置、情報処理装置及び情報処理装置の制御方法。 Download PDFInfo
- Publication number
- JP4522817B2 JP4522817B2 JP2004309116A JP2004309116A JP4522817B2 JP 4522817 B2 JP4522817 B2 JP 4522817B2 JP 2004309116 A JP2004309116 A JP 2004309116A JP 2004309116 A JP2004309116 A JP 2004309116A JP 4522817 B2 JP4522817 B2 JP 4522817B2
- Authority
- JP
- Japan
- Prior art keywords
- snoop
- local
- global
- request
- retry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 40
- 230000010365 information processing Effects 0.000 title claims 18
- 238000010586 diagram Methods 0.000 description 16
- 230000007704 transition Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
自ノードからのデータの要求を保持する複数のローカルポートと、
前記ローカルポートに保持された要求についてのスヌープであるローカルスヌープを行うローカルスヌープ部と、
前記ローカルスヌープの結果、要求データが処理できない場合に、前記ローカルスヌープを行った要求を保持し、他ノードへブロードキャストするブロードキャストキューと、
他ノードからブロードキャストされた要求を保持する複数のグローバルポートと、
前記グローバルポートに保持された要求についてのスヌープであるグローバルスヌープを行うグローバルスヌープ部と、
前記グローバルスヌープの結果として要求データが処理できない場合に出すリトライ指示について、前記グローバルポートへリトライ指示を出すグローバルリトライモードと前記ローカルポートへリトライ指示を出すローカルリトライモードの2つのリトライモードを持ち、所定の条件に従って前記2つのリトライモードを切り替える、複数のリトライモード制御部と、
を備えてなるマルチプロセッサシステム制御装置。
(付記2) 付記1に記載のマルチプロセッサシステム制御装置において、
前記ローカルポートは、前記ローカルスヌープにより要求データが解決するか、前記グローバルスヌープにより要求データが解決するまで、前記自ノードからのデータの要求を保持することを特徴とするマルチプロセッサシステム制御装置。
(付記3) 付記1または付記2に記載のマルチプロセッサシステム制御装置において、
前記ローカルポートの数は、自ノード内のCPUやIOからの要求発行可能数に等しいことを特徴とするマルチプロセッサシステム制御装置。
(付記4) 複数のノードを備えたスケーラブルマルチプロセッサシステムにおいて、各ノードに備えられ、データの要求に対する処理を行うマルチプロセッサシステム制御装置であって、
自ノードからのデータの要求を保持し、他ノードへブロードキャストするブロードキャストキューと、
他ノードからの要求を保持する複数のグローバルポートと、
前記グローバルポートに保持された要求についてスヌープを行うグローバルスヌープ部と、
前記グローバルスヌープの結果として要求データが処理できない場合に出すリトライ指示について、前記グローバルポートへリトライ指示を出すグローバルリトライモードと前記ブロードキャストキューへリトライ指示を出すローカルリトライモードの2つのリトライモードを持ち、所定の条件に従って前記2つのリトライモードを切り替える、複数のリトライモード制御部と、
を備えてなるマルチプロセッサシステム制御装置。
(付記5) 付記4に記載のマルチプロセッサシステム制御装置において、
前記ブロードキャストキューは、前記ローカルスヌープにより要求データが解決するか、前記グローバルスヌープにより要求データが解決するまで、前記自ノードからのデータの要求を保持することを特徴とするマルチプロセッサシステム制御装置。
(付記6) 付記1乃至付記5のいずれかに記載のマルチプロセッサシステム制御装置において、
前記リトライモード制御部は、前記グローバルスヌープモードにおいて、1つのノードに対応するすべてのグローバルポートが使用中でリトライを行う状態が所定の期間続いた場合に、前記ローカルスヌープモードに移行することを特徴とするマルチプロセッサシステム制御装置。
(付記7) 付記1乃至付記6のいずれかに記載のマルチプロセッサシステム制御装置において、
前記リトライモード制御部は、前記ローカルスヌープモードが所定の期間続いた場合に、前記グローバルスヌープモードに移行することを特徴とするマルチプロセッサシステム制御装置。
(付記8) 付記1乃至付記7のいずれかに記載のマルチプロセッサシステム制御装置において、
前記リトライモード制御部の数は、ノード数と等しいことを特徴とするマルチプロセッサシステム制御装置。
(付記9) 付記1乃至付記8のいずれかに記載のマルチプロセッサシステム制御装置と、
前記マルチプロセッサシステム制御装置にデータの要求を行う複数のCPUと、
データを保持し、前記マルチプロセッサシステム制御装置からの要求に応じて保持したデータを読み出すメインメモリと、
を備えてなるスケーラブルノード。
(付記10) 付記9に記載のスケーラブルノードを複数備えてなるスケーラブルマルチプロセッサシステム。
(付記11) 複数のノードを備えたスケーラブルマルチプロセッサシステムにおいて、各ノードでのデータの要求に対する処理を行うマルチプロセッサシステム制御方法であって、
自ノードからのデータの要求を保持する複数のローカルポートステップと、
前記ローカルポートステップで保持された要求についてのスヌープであるローカルスヌープを行うローカルスヌープステップと、
前記ローカルスヌープの結果、要求データが処理できない場合に、前記ローカルスヌープを行った要求を保持し、他ノードへブロードキャストするブロードキャストステップと、
他ノードからブロードキャストされた要求を保持する複数のグローバルポートステップと、
前記グローバルポートステップで保持された要求についてのスヌープであるグローバルスヌープを行うグローバルスヌープステップと、
前記グローバルスヌープの結果として要求データが処理できない場合に出すリトライ指示について、前記グローバルポートステップへのリトライ指示を出すグローバルリトライモードと前記ローカルポートステップへのリトライ指示を出すローカルリトライモードの2つのリトライモードを持ち、所定の条件に従って前記2つのリトライモードを切り替える、複数のリトライモード制御ステップと、
を備えてなるマルチプロセッサシステム制御方法。
(付記12) 付記11に記載のマルチプロセッサシステム制御方法において、
前記ローカルポートステップは、前記ローカルスヌープにより要求データが解決するか、前記グローバルスヌープにより要求データが解決するまで、前記自ノードからのデータの要求を保持することを特徴とするマルチプロセッサシステム制御方法。
(付記13) 付記11または付記12に記載のマルチプロセッサシステム制御方法において、
前記ローカルポートステップの数は、自ノード内のCPUやIOからの要求発行可能数に等しいことを特徴とするマルチプロセッサシステム制御方法。
(付記14) 複数のノードを備えたスケーラブルマルチプロセッサシステムにおいて、各ノードでのデータの要求に対する処理を行うマルチプロセッサシステム制御方法であって、
自ノードからのデータの要求を保持し、他ノードへブロードキャストするブロードキャストステップと、
他ノードからの要求を保持する複数のグローバルポートステップと、
前記グローバルポートステップで保持された要求についてのスヌープであるグローバルスヌープを行うグローバルスヌープステップと、
前記グローバルスヌープの結果として要求データが処理できない場合に出すリトライ指示について、前記グローバルポートステップへのリトライ指示を出すグローバルリトライモードと前記ブロードキャストステップへのリトライ指示を出すローカルリトライモードの2つのリトライモードを持ち、所定の条件に従って前記2つのリトライモードを切り替える、複数のリトライモード制御ステップと、
を備えてなるマルチプロセッサシステム制御方法。
(付記15) 付記14に記載のマルチプロセッサシステム制御方法において、
前記ブロードキャストステップは、前記ローカルスヌープにより要求データが解決するか、前記グローバルスヌープにより要求データが解決するまで、前記自ノードからのデータの要求を保持することを特徴とするマルチプロセッサシステム制御方法。
(付記16) 付記11乃至付記15のいずれかに記載のマルチプロセッサシステム制御方法において、
前記リトライモード制御ステップは、前記グローバルスヌープモードにおいて、1つのノードに対応するすべてのグローバルポートステップが使用中でリトライを行う状態が所定の期間続いた場合に、前記ローカルスヌープモードに移行することを特徴とするマルチプロセッサシステム制御方法。
(付記17) 付記11乃至付記16のいずれかに記載のマルチプロセッサシステム制御方法において、
前記リトライモード制御ステップは、前記ローカルスヌープモードが所定の期間続いた場合に、前記グローバルスヌープモードに移行することを特徴とするマルチプロセッサシステム制御方法。
(付記18) 付記11乃至付記17のいずれかに記載のマルチプロセッサシステム制御方法において、
前記リトライモード制御ステップの数は、ノード数と等しいことを特徴とするマルチプロセッサシステム制御方法。
Claims (9)
- データを保持するキャッシュメモリを有するとともにデータの要求を行う演算処理装置と前記キャッシュメモリが保持するデータを記憶する記憶装置を含むノードを複数有する情報処理装置のいずれかのノードに備えられ、データの要求に対する処理を行うシステム制御装置において、
前記複数のノードのうち前記システム制御装置を含む自ノードからのデータの要求を保持するローカルポートと、
前記ローカルポートに保持された要求について、前記自ノードが備える演算処理装置のキャッシュメモリ又は記憶装置に対するスヌープであるローカルスヌープを行うローカルスヌープ部と、
前記ローカルスヌープの結果、前記ローカルスヌープを行った要求が処理できなかった場合に、前記ローカルスヌープを行った要求を保持するとともに、保持した要求を他ノードへブロードキャストするブロードキャストキューと、
他ノードからブロードキャストされた要求を保持するグローバルポートと、
前記グローバルポートに保持された要求について、他ノードが備える複数の演算処理装置のキャッシュメモリ又は記憶装置に対するスヌープであるグローバルスヌープを行うグローバルスヌープ部と、
処理ができなかった前記グローバルスヌープの要求について、前記ローカルポートに再度ローカルスヌープさせるローカルリトライ又は前記グローバルポートに再度グローバルスヌープさせるグローバルリトライを指示した結果、前記ローカルリトライ又は前記グローバルリトライのいずれかのリトライが所定期間継続した場合、他のリトライを指示する複数のリトライ制御部と、
を有することを特徴とするシステム制御装置。 - 前記システム制御装置において、
前記ローカルポートは、
前記ローカルスヌープ又は前記グローバルスヌープの要求の処理が完了するまで、前記自ノードの要求を保持し続けることを特徴とする請求項1記載のシステム制御装置。 - 前記システム制御装置において、
前記リトライ制御部の数は、
前記複数のノードの数と等しいことを特徴とする請求項1または請求項2記載のシステム制御装置。 - ノードを複数有する情報処理装置において、
前記ノードは、
データを保持するキャッシュメモリを有するとともにデータの要求を行う演算処理装置と、
前記キャッシュメモリが保持するデータを記憶する記憶装置と、
データの要求に対する処理を行うシステム制御装置とを有し、
前記システム制御装置は、
複数の前記ノードのうち前記システム制御装置を含む自ノードからのデータの要求を保持するローカルポートと、
前記ローカルポートに保持された要求について、前記自ノードが備える演算処理装置のキャッシュメモリ又は記憶装置に対するスヌープであるローカルスヌープを行うローカルスヌープ部と、
前記ローカルスヌープの結果、前記ローカルスヌープを行った要求が処理できなかった場合に、前記ローカルスヌープを行った要求を保持するとともに、保持した要求を他ノードへブロードキャストするブロードキャストキューと、
他ノードからブロードキャストされた要求を保持するグローバルポートと、
前記グローバルポートに保持された要求について、他ノードが備える複数の演算処理装置のキャッシュメモリ又は記憶装置に対するスヌープであるグローバルスヌープを行うグローバルスヌープ部と、
処理ができなかった前記グローバルスヌープの要求について、前記ローカルポートに再度ローカルスヌープさせるローカルリトライ又は前記グローバルポートに再度グローバルスヌープさせるグローバルリトライを指示した結果、前記ローカルリトライ又は前記グローバルリトライのいずれかのリトライが所定期間継続した場合、他のリトライを指示する複数のリトライ制御部と、
を有することを特徴とする情報処理装置。 - 前記情報処理装置において、
前記ローカルポートは、
前記ローカルスヌープ又は前記グローバルスヌープの要求の処理が完了するまで、前記自ノードの要求を保持し続けることを特徴とする請求項4記載の情報処理装置。 - 前記情報処理装置において、
前記リトライ制御部の数は、
前記ノードの数と等しいことを特徴とする請求項4または請求項5記載の情報処理装置。 - データを保持するキャッシュメモリを有するとともにデータの要求を行う演算処理装置と前記キャッシュメモリが保持するデータを記憶する記憶装置を含むノードを複数有する情報処理装置のいずれかのノードに備えられ、データの要求に対する処理を行うとともに互いに接続された第1及び第2のシステム制御装置を有する情報処理装置の制御方法において、
前記第1のシステム制御装置が有するローカルポートが、前記複数のノードのうち前記第1のシステム制御装置を含む第1のノードからのデータの要求を保持するステップと、
前記第1のシステム制御装置が有するローカルスヌープ部が、前記ローカルポートに保持された要求について、前記第1のノードが備える演算処理装置のキャッシュメモリ又は記憶装置に対するスヌープであるローカルスヌープを行うステップと、
前記ローカルスヌープの結果、前記ローカルスヌープを行った要求が処理できなかった場合に、前記第1のシステム制御装置が有するブロードキャストキューが、前記ローカルスヌープを行った要求を保持するとともに、保持した要求を他ノードへブロードキャストするステップと、
前記第2のシステム制御装置が有するグローバルポートが、前記第1のシステム制御装置からブロードキャストされた要求を保持するステップと、
前記第2のシステム制御装置が有するグローバルスヌープ部が、前記グローバルポートに保持された要求について、前記第2のシステム制御装置を含む第2のノードが備える複数の演算処理装置のキャッシュメモリ又は記憶装置に対するスヌープであるグローバルスヌープを行うステップと、
前記第1のシステム制御装置が有するリトライ制御部が、処理ができなかった前記グローバルスヌープの要求について、前記ローカルポートに再度ローカルスヌープさせるローカルリトライ又は前記グローバルポートに再度グローバルスヌープさせるグローバルリトライを指示するステップと、
前記第1のシステム制御装置が有するリトライ制御部が、前記ローカルリトライ又は前記グローバルリトライを指示した結果、前記ローカルリトライ又は前記グローバルリトライのいずれかのリトライが所定期間継続した場合、他のリトライを指示するステップと、
を有することを特徴とする情報処理装置の制御方法。 - 前記情報処理装置の制御方法において、
前記ローカルポートは、
前記ローカルスヌープ又は前記グローバルスヌープの要求の処理が完了するまで、前記第1のノードの要求を保持し続けることを特徴とする請求項7記載の情報処理装置の制御方法。 - 前記情報処理装置の制御方法において、
前記リトライ制御部の数は、
前記複数のノードの数と等しいことを特徴とする請求項7または請求項8記載の情報処理装置の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004309116A JP4522817B2 (ja) | 2004-10-25 | 2004-10-25 | システム制御装置、情報処理装置及び情報処理装置の制御方法。 |
EP05250463.6A EP1650667B1 (en) | 2004-10-25 | 2005-01-28 | Apparatus for controlling a multi-processor system, scalable node, scalable multi-processor system, and method of controlling a multi-processor system |
EP10155672A EP2196912B1 (en) | 2004-10-25 | 2005-01-28 | Apparatus for controlling a multi-processor system, scalable node, scalable multi-processor system, and method of controlling a multi-processor system |
US11/045,077 US7590686B2 (en) | 2004-10-25 | 2005-01-31 | Apparatus for controlling a multi-processor system, scalable node, scalable multi-processor system, and method of controlling a multi-processor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004309116A JP4522817B2 (ja) | 2004-10-25 | 2004-10-25 | システム制御装置、情報処理装置及び情報処理装置の制御方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120029A JP2006120029A (ja) | 2006-05-11 |
JP4522817B2 true JP4522817B2 (ja) | 2010-08-11 |
Family
ID=35788752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004309116A Expired - Fee Related JP4522817B2 (ja) | 2004-10-25 | 2004-10-25 | システム制御装置、情報処理装置及び情報処理装置の制御方法。 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7590686B2 (ja) |
EP (2) | EP1650667B1 (ja) |
JP (1) | JP4522817B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4695367B2 (ja) * | 2004-08-31 | 2011-06-08 | 富士通株式会社 | 情報処理装置,制御装置及び情報処理装置の制御方法 |
US7395376B2 (en) * | 2005-07-19 | 2008-07-01 | International Business Machines Corporation | Method, apparatus, and computer program product for a cache coherency protocol state that predicts locations of shared memory blocks |
US7360032B2 (en) * | 2005-07-19 | 2008-04-15 | International Business Machines Corporation | Method, apparatus, and computer program product for a cache coherency protocol state that predicts locations of modified memory blocks |
JP4373485B2 (ja) | 2006-02-28 | 2009-11-25 | 富士通株式会社 | 情報処理装置及び該制御方法 |
WO2007099614A1 (ja) | 2006-02-28 | 2007-09-07 | Fujitsu Limited | システムコントローラおよびキャッシュ制御方法 |
JP4912789B2 (ja) * | 2006-08-18 | 2012-04-11 | 富士通株式会社 | マルチプロセッサシステム,システムボードおよびキャッシュリプレース要求処理方法 |
JP2009223759A (ja) | 2008-03-18 | 2009-10-01 | Fujitsu Ltd | 情報処理装置,メモリ制御方法およびメモリ制御装置 |
JP5321203B2 (ja) * | 2009-03-31 | 2013-10-23 | 富士通株式会社 | システム制御装置、情報処理システムおよびアクセス処理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728748A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | バス制御機構及び計算機システム |
JP2982868B2 (ja) * | 1997-04-14 | 1999-11-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | メモリ待ち時間を短縮する方法およびコンピュータ・システム |
JP2000293390A (ja) * | 1999-04-01 | 2000-10-20 | Hitachi Ltd | 多重化情報処理システム |
US20030005236A1 (en) * | 2001-06-29 | 2003-01-02 | International Business Machines Corporation | Imprecise snooping based invalidation mechanism |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584101B2 (en) * | 1998-12-04 | 2003-06-24 | Pmc-Sierra Ltd. | Communication method for packet switching systems |
US20050262309A1 (en) * | 2004-04-28 | 2005-11-24 | Frey Robert T | Proactive transfer ready resource management in storage area networks |
-
2004
- 2004-10-25 JP JP2004309116A patent/JP4522817B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-28 EP EP05250463.6A patent/EP1650667B1/en not_active Expired - Fee Related
- 2005-01-28 EP EP10155672A patent/EP2196912B1/en not_active Expired - Fee Related
- 2005-01-31 US US11/045,077 patent/US7590686B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728748A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | バス制御機構及び計算機システム |
JP2982868B2 (ja) * | 1997-04-14 | 1999-11-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | メモリ待ち時間を短縮する方法およびコンピュータ・システム |
JP2000293390A (ja) * | 1999-04-01 | 2000-10-20 | Hitachi Ltd | 多重化情報処理システム |
US20030005236A1 (en) * | 2001-06-29 | 2003-01-02 | International Business Machines Corporation | Imprecise snooping based invalidation mechanism |
Also Published As
Publication number | Publication date |
---|---|
US20060090041A1 (en) | 2006-04-27 |
US7590686B2 (en) | 2009-09-15 |
JP2006120029A (ja) | 2006-05-11 |
EP1650667A2 (en) | 2006-04-26 |
EP2196912B1 (en) | 2012-01-25 |
EP1650667B1 (en) | 2015-11-18 |
EP1650667A3 (en) | 2009-04-15 |
EP2196912A1 (en) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6785776B2 (en) | DMA exclusive cache state providing a fully pipelined input/output DMA write mechanism | |
US6029204A (en) | Precise synchronization mechanism for SMP system buses using tagged snoop operations to avoid retries | |
JP5558982B2 (ja) | アトミックなセマフォ操作を行う方法および装置 | |
JP5498505B2 (ja) | データバースト間の競合の解決 | |
JP2007041781A (ja) | リコンフィグ可能な集積回路装置 | |
EP1650667B1 (en) | Apparatus for controlling a multi-processor system, scalable node, scalable multi-processor system, and method of controlling a multi-processor system | |
US20070076246A1 (en) | Image processing apparatus | |
JP5360061B2 (ja) | マルチプロセッサシステム及びその制御方法 | |
JP2007207026A (ja) | Dma転送装置 | |
JP4457047B2 (ja) | マルチプロセッサシステム | |
CN116880773B (zh) | 一种内存扩展装置及数据处理方法、系统 | |
WO2007096979A1 (ja) | 情報処理装置およびデータ転送方法 | |
US20070073977A1 (en) | Early global observation point for a uniprocessor system | |
EP3398071B1 (en) | Systems, methods, and apparatuses for distributed consistency memory | |
US8230117B2 (en) | Techniques for write-after-write ordering in a coherency managed processor system that employs a command pipeline | |
JP2008046890A (ja) | マルチプロセッサシステム | |
JP2006085428A (ja) | 並列処理システム、インタコネクションネットワーク、ノード及びネットワーク制御プログラム | |
US6782456B2 (en) | Microprocessor system bus protocol providing a fully pipelined input/output DMA write mechanism | |
US6826643B2 (en) | Method of synchronizing arbiters within a hierarchical computer system | |
JP2001167058A (ja) | 情報処理装置 | |
US7073004B2 (en) | Method and data processing system for microprocessor communication in a cluster-based multi-processor network | |
JP2008511890A (ja) | アトミック・オペレーションを用いて情報単位を変更する方法及び装置 | |
JP2008217623A (ja) | データプロセッサ | |
JP4818820B2 (ja) | バスシステムおよびバススレーブならびにバス制御方法 | |
JPH05282242A (ja) | バス制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4522817 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |