JPH03136151A - メモリ二重書き込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクト／スタンバイ方式の二重化構成を用い
、各県のメモリ内容を常時一致させて保持するメモリ二
重書き込み方式に関するものである。

〔従来の技術］ 従来より、書き込みデータの信頼性向上のために二重化
構成が用いられているが、その書き込み方法としては、
い）両系のメモリ装置が同一ブタを同時に書き込む方式
と、（１１）アクト系からの書き込み通知を受けること
により、スタンバイ系がメモリ更新を行う方式の２種類
がある。

第４図は、上記（１）の従来方式の構成図である。

第４図において、１．２はアクト系／スタンバイ系の処
理装置であって、各県のメモリ装置は両共通バスへのイ
ンタフェースを持っている。また、３は各共通バス間の
連絡を行うバス間インタフェース回路、１４０，２４０
はアクト系／スタンバイ系の共通バス、１１Ｏ〜１１ｎ
、２１Ｏ〜２１ｎはプロセッサ、１２０，２２０はメモ
リ装置、１３０〜１３ｎ、２３０−２３ｎは入出力装置
、１６０．２６０は各共通バス１４０，２４０の占有権
を管理するバスハンドラである。

なお、バス間インタフェース回路１５０，２５０は、両
系のプロセッサ間通信やプロセッサと入出力装置間の通
信に用いられる。また、共通バス１４０．２４０へのア
クセスは、プロセッサや入出力装置等のアクセス装置が
パスハンドラ１６０゜２６０に対してバス使用権を要求
し、受は付けられた後に行われる。

アクト側プロセッサと入出力装置およびスタンバイ側入
出力装置からアクト系メモリ装置へのアクセスは、それ
ぞれ自系の共通バスを経由して行われる。なお、アクト
／スタンバイ方式では、スタンバイ側プロセッサは書き
込みを行わない。この場合、最初は処理装置ｌがアクト
系で、処理装置２がスタンバイ系であっても、障害やそ
の他の都合でアクト／スタンバイが切替えられると、処
理装置２がアクト系、処理装置ｌがスタンバイ系になる
。

このように、（１）の方式では、メモリ装置１２０．２
２０はそれぞれ両系の共通バス１４０，２４０とインタ
フェースを持ち、いずれか一方からアクセスがあると、
アクト系とスタンバイ系の両メモリ装置１２０，２２０
かこれを同時に受信して、データをそれぞれ書き込む。

両系のメモリ装置１２０，２２０が書き込みアクセスに
対して同時動作することにより、メモリ装置間のデータ
の一致性を保証している。

第５図は、上記（］ｌ）の従来方式の構成図である。

第５図において、１，２はアクト／スタンバイ系の処理
装置であって、各処理装置１，２のメモリ装置は白系の
共通バスのみに接続され、かつ両メモリ装置間は交絡イ
ンタフェース４で相互接続されている。また、１４０，
２４０は共通バス、１５０．２５０はバス間インタフェ
ース回路、３は各県のバス間インタフェース回路１５０
，２５０相互間を接続するバス間インタフェース、１１
０〜１１ｎｌ　２１０〜２１ｎはプロセッサ、１２０．
２２０はメモリ装置、１３０〜１３ｎ、２３０〜２３ｎ
は入出力装置、１６０，２６０は共通バスの占有権を管
理するパスハンドラである。

ここで、バス間インタフェース回路１．’、］ｏ、２５
０は両系のプロセッサ間通信やプロセッサと入出力装置
間通信、およびスタンバイ側入出力装置からのアクトメ
モリアクセスのために用いられる。

また、共通バスへのアクセスは、プロセッサや入出力装
置のアクセス装置から先ずパスハンドラ１６０．２６０
に対してバス使用権を要求し、これが受は付けられた後
に行われる。そして、アクト側プロセッサと入出力装置
からアクトメモリ装置へのアクセスは、白系の共通バス
を経由して行われ、またスタンバイ側入出力装置からア
クトメモリ装置へのアクセスは、白系の共通バスに送出
したメモリアクセスがバス間インタフェース回路１５０
．２５０を介してアクト側共通バスに転送されることに
より行われる。なお、最初、処理装置１がアクト側で、
処理装置２がスタンバイ側であっても、障害やその他の
都合で切り替えられて、処理装置２がアクト側、処理装
置ｌがスタンバイ側になる。メモリ装置１２０，２２０
は、それぞれ自系の共通バスとインタフェースを持ち、
かつメモリ装置１２０，２２０間で交絡インタフニス４
を持つ。そして、アクトメモリ装置は、白系の共通バス
からのメモリアクセスを受信するとともに、書き込みア
クセスの場合には交絡インタフェース４を介して、スタ
ンバイのメモリ装置に対して書き込みアクセスを転送す
る。スタンバイのメモリ装置は、書き込みアクセスを受
信するとブタを書き込む、。

このように、（ｉｊ）の方式では、メモリ装置間で交絡
インタフェースを持ち、自律的に書き込みアクセスを転
送することによりメモリ装置間のブタの一致性を保証し
ている、。

このような従来技術については、例えば、特開昭６０−
３９２６１号、特開昭５３−１２８９５３号、および特
開昭５３　１２１４２９号各公報に記載されている。

［発明が解決しようとする課題］ しかしながら、上記（１）の従来方式では、メモリ装置
が両系のバスとインタフェースを持つ必要があるため、
インタフェース量か増加する。また、Ｌ記（１］）の従
来方式では、交絡インタフェースを介してデータ多重転
送等を行うことにより、（１）の方式の共通バスインタ
フェースに比べて若干のインタフェース量の削減かｌｊ
Ｊ能であるが、やはりインタフェースの増加は避けられ
ない。そして、両方式とも、メモリ装置の台数が増加す
ると、その分たけインタフェースが増加するという問題
かあった。

また、方式（１］）では、スタンバイ系からメモリ書き
込みアクセスを行うと、そのアクセスはバス間インタフ
ェース回路を経由してアクト系に転送され、さらにアク
トメモリ装置を介してから、スタンバイのメモリ装置に
書き込まれるため、アクセス経路が複雑になるという問
題かあった。

本発明の目的は、これら従来の課題を解決し、メモリ装
置間のデータ一致制御のためのインタフェースを削減す
ることができ、かつスタンバイからのアクセス経路を簡
単化することができるメモリ二重書き込み方式を提供す
ることにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のメモリ二重書き込み
方式は、アクト側の上記プロセッサおよび入出力装置が
アクト側メモリ装置にメモリアクセスする場合には、ア
クト側バス間インクフェス回路がメモリ書き込みアクセ
スを監視し、メモリ書き込みアクセスをスタンバイ側バ
ス間インタフェース回路に転送することにより、スタン
バイ側パス間インタフェース回路かメモリ書き込みアク
セスを受信して、スタンバイ側メモリ装置に書き込む一
方、スタンバイ側の装置かアゲＩ・側メモリ装置にメモ
リアクセスする場合には、スタンバイ側バス間インタフ
ェース回路がアクト側メモリアクセスを監視し、メモリ
アクセスをアグト側バス間インタフェース回路に転送す
ることにより、アグト側バス間インタフェース回路がア
クト側メモリ装置にアクセスするとともに、メモリアク
セスのうちの書き込みアクセスをスタンバイ側バス間イ
ンタフェース回路に折返し転送することにより、スタン
バイ側バス間インタフェース回路が書き込みアクセスを
受信して、スタンバイ側メモリ装置に書き込むことに特
徴がある。

［作　　用］ 本発明においては、二重化システムの共通バスを接続す
るバス間インタフェース回路に、゛自律的なメモリ二重
書き込み機能を持たせることにより、メモリデータの一
致制御のためのハードウェア量の削減と、メモリ二重書
き込みアクセス経路の簡単化を実現している１、すなわ
ち、アクＩ・側装置かアクトメモリ装置にアクセスする
際には、アクトメモリ装置への書き込みを監視して、ｔ
Ｉトき込みアクセスをスタンバイ側バス間インタフェー
ス回路に転送し、スタンバイ側装置がアクトメモリ装置
にアクセスする際には、アクトメモリ装置への書き込み
を監視して、アクセスがあればそれをアクトメモリ装置
に転送するとともに、アクトメモリ装置に書き込みが行
われたならば、アクトメモリ装置からスタンバイ側バス
間インタフェース回路に返送し、いずれの場合にもスタ
ンバイ側バス間インタフェース回路によりスタンバイメ
モリ装置に書き込む。これにより、メモリ装置のメモリ
間インタフェースや他側共通バスとのインタフニスはい
ずれも不要となる。

［実施例］ 以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示す二重化システムの構
成図である。また、第２図は、第１図におけるバス間イ
ンタフェース回路のバッファ構成図であり、第３図は第
２図におけるバス間インタフェース回路の動作フローチ
ャートであって、（ａ）（ｂ）はアクト側装置からのア
クセスの場合、（ｃ）（ｄ）はスタンバイ側装置からの
アクセスの場合を示す。

第１図において、１，２はアクト／スタンバイ系に二重
化された処理装置、３はバス間インタフェース回路相互
間を接続する本発明のバス間インタフェース、１１０〜
Ｉ　Ｉｎ、２１０−２１ｎはそれぞれプロセッサ、１２
０，２２０はそれぞれメモリ装置、１３０〜１３ｎ、２
３ｏ〜２３ｎはそれぞれ入出力装置、１４０，２４０は
それぞれ共通バス、１５０，２５０は本発明の重要な機
能を備えたバス間インタフェース回路、１６０，２６０
は共通バスの占有権を管理するパスハンドラである。

ここで、共通バス１４０，２４０へのアクセスは、先ず
アクセス装置がバスハンドラ１６０，２６０に対してバ
ス使用権を要求し、これが受は付けられた後に行われる
。また、メモリアクセス時に、アクセス先がアクトメモ
リ装置であるか、あるいはスタンバイメモリ装置である
かは、共通バス１４０，２４０上の信号により指定され
るものとする。

第２図において、３はバス間インタフェース、１４０．
２４０は共通バス、１５０，２５０はバス間インタフェ
ース回路、１０．２０は送信バッファ、１１．２１は受
信バッファである。

先ず、処理装置１がアクト側である場合を、第３図によ
り説明する。

（Ａ）アクト側装置からアクトメモリ装置１２０に対し
てメモリアクセスがあった場合におけるバス間インタフ
ェース回路の二重書き込み動作第３図（ａ）に示すよう
に、バス間インタフェース回路１５０は、共通バス１４
０上のメモリアクセス、つまりプロセット１１０〜ｌｌ
ｎおよび入出力装置１３０〜１３ｎからのメモリアクセ
スを　１２一 監視しくステップ１．０１）、アクトメモリ装置１２０
に対する書き込みアクセスを検出すると（ステップ１０
２）、その書き込みアクセスをスタンバイメモリ装置２
２０へのアクセスとして、第２図の受信バッファ１１に
登録する（ステップ１０３）。

次に、バス間インタフェース回路１５０は、受信バッフ
ァ１１内の書き込みアクセスをスタンバイ側バス間イン
タフェース回路２５０に転送するため、バス間インタフ
ェース３の使用権制御を行う。ここで、バス間インタフ
ェース３の使用権制御は、第２図に示すリクエスト信号
１２．２２とアクノリッジ信号１３．２３の授受により
行われる。使用権制御は、アクト側バス間インタフニス
回路１５０が実行し、スタンバイ側バス間インタフェー
ス回路２５０がリクエスト信号を送出すると、これに対
してアクノリッジ信号を返送することにより使用権をス
タンバイ側バス間インタフェース回路２５０に渡す。そ
れ以外の場合は、アグト側バス間インタフェース回路１
５０が優先的に使用権を持つ。

バス間インタフェース回路１５０は、スタンバイ側バス
間インタフェース回路２５０からのリクエスト信号２２
がない場合（ステップ１０４）、バス間インタフェース
３へのアクセスを開始する（ステップ１０５，１０６）
。

これにより、スタンバイ側バス間インクフェス回路２５
０は、アクト側バス間インタフェース回路１５０からの
書き込みアクセスを検出すると（ステップ２ｏ１）、そ
の書き込みアクセスを送信バッファ２０に登録しくステ
ップ２０２）、バス間インタフェースの転送を終了する
。次に、スタンバイ側バス間インタフェース回路２５０
は、送信バッファ２０内の書き込みアクセスを共通バス
２４０に転送するため、パスハンドラ２６０に対してバ
ス使用権を要求する（ステップ２０３）。要求が受は付
けられると（ステップ２０４）、共通バス２４０に対し
てアクセスを開始する（ステップ２０５）。共通バス２
４０に送出された書き込みアクセスは、スタンバイメモ
リ装置２２０に対する書き込みアクセスであるため、ス
タンバイメモリ装置２２０はアクセスを受信して書き込
みを行う（ステップ２０６）。

（Ｂ）スタンバイ側装置からアクトメモリ装置に対して
メモリアクセスがあった場合におけるバス間インタフェ
ース回路の二重書き込み動作第３図（ｄ）に示すように
、バス間インタフェース回路２５０は、共通バス２４０
上のメモリアクセス、つまり入出力装置２３０〜２３ｎ
からのメモリアクセスを監視しくステップ３０１）、ア
クトメモリ装置１２０へのメモリアクセス（この中には
、読み出しアクセスと書き込みアクセスを含む）を検出
すると（ステップ３０２）、このメモリアクセスを受信
バッファ２１に登録する（ステップ３０３）。次に、バ
ス間インタフェース回路２５０は、受信バッファ２Ｊ内
のメモリアクセスをアクト側バス間インタフェース回路
１５０に転送するため、リクエスト信号２２を送出しく
ステップ３０４）、アクノリッジ信号２３を受信すると
（ステップ３０５）、バス間インタフェース３に転送を
開始する（ステップ３０６）。

５ バス間インタフェース回路１５０は、スタンバイ側バス
間インタフェース回路２５０からのメモリアクセスを検
出すると（ステップ４０１）、そのメモリアクセスを送
信バッファ１０に登録しくステップ４０２）、バス間イ
ンタフェース３の転送を終了する。

次に、バス間インタフェース回路１５０は、送信バッフ
ァ１０内のメモリアクセスを共通バス１４０に転送する
ため、バスハンドラ１６０に対してバス使用権を要求す
る（ステップ４０３）。要求が受は付けられると（ステ
ップ４０４）、共通バス１４０にアクセスを開始する（
ステップ４０５）。

バス間インタフェース回路１５０は、アクトメモリ装置
へのメモリアクセスの転送を終了すると（ステップ４０
６）、そのメモリアクセスのうち、書き込みアクセスに
ついては（ステップ４０７）、スタンバイ側壬り装置２
２０へのアクセスとして折返して受信バッファ１１に登
録する（ステップ４０８）。これ以降は、上記（Ａ）の
動作と全く同じである。すなわち、バス間インタフェー
ス回路１６ １５０は、スタンバイ側からリクエストがない場合には
くステップ４０９）、バス間インタフェース使用権を獲
得しくステップ４１０）、バス間インタフェースへアク
セスを行う（ステップ４１１）。

スタンバイ側バス間インタフェース回路２５０は、書き
込みアクセスを検出すると（ステップ５０１）、その書
き込みアクセスを送信バッファ２０に登録しくステップ
５０２）、パスハンドラ２６０に対してバス使用権を要
求する（ステップ５０３）。要求が受は付けられると（
ステップ５０４）、共通バス２４０に対してアクセスを
行い（ステップ２０５）、スタンバイ側メモリ装置２２
０に書き込む（ステップ２０６）。このようにして、ス
タンバイメモリ装置２２０に二重書きのためのデータが
書き込まれる。

次に、処理装置２がアクトである場合は、バス間インタ
フェース回路２５０をアクト側バス間インタフェース回
路、バス間インタフェース回路１５０をスタンバイ側バ
ス間インタフェース回路として、上記（Ａ、Ｂ）で述べ
た場合と全く同じ動作を行う。すなわち、第３図（ｂ）
（ｄ）がバス間インタフェース回路１５０の動作、第３
図（ａ）（ｃ）がバス間インタフェース回路２５０の動
作として読み替えればよい。

このようにして、アクトメモリ装置とスタンバイメモリ
装置のデータを、常に一致させることが可能である。

なお、実施例では、メモリアクセスのアクトメモリ装置
またはスタンバイメモリ装置の判別を共通バス上の信号
により行っているが、メモリ装置自身が自分の階位とア
クセス元の装置を認識し、アクトメモリ装置は自共通バ
スのメモリアクセスを全て受は付けて、スタンバイメモ
リ装置はバス間インタフェース回路からのメモリアクセ
スのみを受は付ける方法を用いることによっても、同じ
動作を行うことが可能である。

また、同じようにして、バス間インタフェース回路のバ
ッファ構成、使用権制御（転送方法も、種々の構成や方
法を用いることは可能であるが、実施例のメモリ二重書
き込み方式と同じ転送手順をとれば、同じ動作を行うこ
とができる。

［４＠明の効果］ 以」二説明したように、本発明によれば、二重化システ
ムの共通バスを接続するバス間インタフェース回路に、
自律的なメモリ二重書き込み機能を具備したので、メモ
リ装置のデータ一致制御のためのインタフェースを削減
することができ、かつメモリ装置間に交絡インタフェー
スを設ける等の複雑なアクセス経路を設ける必要がなく
、簡単な構成でデータ一致制御を行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す二重化システムの構成
図、第２図は第１図におけるバス間インタフェース回路
の詳細書成図、第３図は第２図のバス間インタフェース
回路の動作フローチャート、第４図および第５図はそれ
ぞれ従来の二重化システムの構成図である。 １．２．処理装置、３　バス間インタフェース、４：交
絡インタフェース、１０，２０：送信バッファ、１１．
２１：受信バッファ、１２，２２゜９ １３．２３・アクノリッジ信号、 ：バス間インタフェース回路、１ 共通バス、１６０，２６０：バス ０〜１１ｎ、２１０〜２１ｎニブ ０〜１３ｎ、２３０〜２３ｎ：入 ０．２２０：メモリ装置。 リクエスト信号、 １５０．２５０ ４０．２４０： ハンドラ、１１ ０セツサ、１３ 出力装置、１２ 第 ３ 図（そのｌ） （アクト側バス間インタフェース回路）符開平 １ａｂｌｂｌ（８） 第 図（その２） （ｃ）

Claims (1)

【特許請求の範囲】
1. （１）１以上のプロセッサと１以上の入出力装置とメモ
   リ装置とバス間インタフェース回路とを共通バスで接続
   したアクト側処理装置およびスタンバイ側処理装置から
   なり、上記各処理装置が上記各バス間インタフェース回
   路を介して結合されている二重化構成システムにおいて
   、アクト側の上記プロセッサおよび入出力装置がアクト
   側メモリ装置にメモリアクセスする場合には、上記アク
   ト側バス間インタフェース回路がメモリ書き込みアクセ
   スを監視し、該メモリ書き込みアクセスをスタンバイ側
   バス間インタフェース回路に転送することにより、該ス
   タンバイ側バス間インタフェース回路が上記メモリ書き
   込みアクセスを受信して、スタンバイ側メモリ装置に書
   き込む一方、スタンバイ側の装置がアクト側メモリ装置
   にメモリアクセスする場合には、スタンバイ側バス間イ
   ンタフェース回路がアクト側メモリアクセスを監視し、
   該メモリアクセスをアクト側バス間インタフェース回路
   に転送することにより、該アクト側バス間インタフェー
   ス回路がアクト側メモリ装置にアクセスするとともに、
   上記メモリアクセスのうちの書き込みアクセスを上記ス
   タンバイ側バス間インタフェース回路に折返し転送する
   ことにより、該スタンバイ側バス間インタフェース回路
   が上記書き込みアクセスを受信して、スタンバイ側メモ
   リ装置に書き込むことを特徴とするメモリ二重書き込み
   方式。