JP2000242317A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 従来のプログラマブルコントローラは、制御
モジュールとは別のＥＮＤ処理を使用して入力ユニット
と入力データメモリ間及び出力ユニットと出力データメ
モリ間のデータ転送を行なっていたので、処理時間を要
していた。 【解決手段】 入力ユニット３と演算処理部２間及び出
力ユニット４と演算処理部２間に、それぞれデータを一
時記憶する入力データメモリ５及び出力データメモリ６
を設け、演算処理部２は、入力データメモリ５に記憶さ
れたデータを用いてオブジェクトプログラムの実行を高
速に行ない、実行結果のデータを出力データメモリ６に
出力すると共に、入力データメモリ５と入力ユニット３
間及び出力データメモリ６と出力ユニット４間のデータ
の転送は、データ転送専用ロジック１４によって演算処
理部２と非同期に行なうように構成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、オブジェクトプ
ログラムに従い制御動作を実行するプログラマブルコン
トローラに関し、とくに演算処理部から入力ユニット及
び出力ユニットへの命令実行を高速化するための手段に
関するものである。

【０００２】

【従来の技術】図９は、従来のプログラマブルコントロ
ーラを示すブロック図であり、演算処理部と入力ユニッ
ト及び出力ユニットの間に入力データメモリ及び出力デ
ータメモリを設け、演算処理部からの入力ユニット及び
出力ユニットへの命令実行を高速化したものである。図
９において、１はプログラマブルコントローラのＣＰＵ
部、２は予めプログラミングされたオブジェクトプログ
ラムを実行するＣＰＵ部１の演算処理部、３はプログラ
マブルコントローラにおいて制御対象となるプロセス装
置に対して入力データのインターフェイスを行う入力ユ
ニット、４はプログラマブルコントローラにおいて制御
対象となるプロセス装置に対して出力データのインター
フェイスを行う出力ユニット、５は演算処理部２の演算
時に入力ユニット３にアクセスせずとも入力データが参
照できるように、一時的に入力ユニット３のデータを格
納する入力データメモリ、６は演算処理部２の演算時に
出力ユニット４にアクセスせずとも出力データを書込み
できるように、一時的に出力ユニット４への出力データ
を格納する出力データメモリ、７は演算処理部２が制御
している入力ユニット３及び出力ユニット４の領域を設
定しているＩＯ設定テーブルである。

【０００３】図１０は、図９に示すプログラマブルコン
トローラが、入力ユニット３及び出力ユニット４に対し
て制御をしている箇所を示すプログラムの一例である。
９は入力ユニット３のデータを、入力データメモリ５内
のデータを参照してリードする命令、１０は出力ユニッ
ト４へのデータを、出力データメモリ６に対して書込み
する命令、１１は入力ユニット３のデータを、直接入力
ユニット３からリードする命令、１２は出力ユニット４
へのデータを、直接出力ユニット４に対して書込みする
命令を示している。図１１は、プログラマブルコントロ
ーラ内の演算処理部２における制御実行状態を示す図で
あり、オブジェクトプログラムは、関連する制御の対象
毎に一塊に纏められた複数の制御モジュールにより構成
されている。図１１では、実行タイププログラムＡ、実
行タイププログラムＢ、実行タイププログラムＣの３つ
のモジュールと、入力ユニット３と入力データメモリ５
間及び出力ユニット４と出力データメモリ６間のデータ
転送処理を行うＥＮＤ処理とを実行する演算処理部２の
処理状態を示している。なお、図１１において、実行タ
イププログラムＡ、実行タイププログラムＢ、実行タイ
ププログラムＣとＥＮＤ処理は同一レベルで処理されて
おり、各モジュール及びＥＮＤ処理は実行周期内で各１
回実行される。また各モジュール及びＥＮＤ処理が１回
実行される実行周期を１スキャンという。

【０００４】次に、動作について説明する。プログラマ
ブルコントローラ全体の動作として、プログラマブルコ
ントローラは、複数のモジュールにより構成されたオブ
ジェクトプログラムを実行し、各プログラムに記述され
たソースアドレスに対してデータの授受もしくは演算を
行う。そのアドレスが入力ユニット３及び出力ユニット
４であった場合、プログラマブルコントローラの演算処
理部２は、入力ユニット３及び出力ユニット４もしくは
入力データメモリ５及び出力データメモリ６へアクセス
するが、入力ユニット３にアクセスするか入力データメ
モリ５へアクセスするか、もしくは出力ユニット４にア
クセスするか出力データメモリ６へアクセスするかは、
図１０に示すように命令コードで識別されている。シー
ケンシャルな制御が求められる制御に対しては、直接入
力ユニット３及び出力ユニット４にアクセスし、バッチ
処理で制御が可能な処理においては、入力データメモリ
５及び出力データメモリ６にアクセスし、これらのメモ
リを経由して入力ユニット３及び出力ユニット４を制御
するようにしている。

【０００５】具体的な動作としては、演算処理部２にて
命令をフェッチした時、命令コードのソースアドレスが
入力データメモリ５となっている場合は、図９内のＡ２
に示す経路にて、演算処理部２は、入力データメモリ５
にアクセスし、入力データを得て演算を実行する。ま
た、命令コードのソースアドレスが出力データメモリ６
となっていた場合は、図９内のＡ３に示す経路にて、演
算処理部２は出力データメモリ６にアクセスし、命令を
実行する。この動作において、演算処理部２は、アクセ
スに時間を要する入力ユニット３及び出力ユニット４に
アクセスせず命令を実行することができるので、命令毎
に着目した実行時間は短縮でき、命令の高速化が図れる
ことになる。

【０００６】なお、入力ユニット３から入力データメモ
リ５へのデータ転送は、図９内のＡ１に示す経路にて実
施され、図１１に示すＥＮＤ処理内で実行することによ
り、次回スキャンにおいて入力データメモリ５のデータ
を最新データに更新することができる。また、出力デー
タメモリ６に書込まれた出力データの転送は、同様にＥ
ＮＤ処理内で図９内のＡ４に示す経路にて、出力データ
メモリ６から出力ユニット４に転送するので、次回スキ
ャン前までに出力ユニット４までデータ書込みがなさ
れ、データの更新がされるようになっている。一方、演
算処理部２から直接入力ユニット３にアクセスする場合
は、図９内のＢ１に示す経路にて入力を行うと共に、同
時に図９のＢ２に示す経路にて入力データメモリ５を更
新するようにしている。また、演算処理部２が直接出力
ユニット４にアクセスする場合は、図９内のＢ３に示す
経路にて出力を行うと共に、同時に図９内のＢ４に示す
経路にて出力データメモリ６を更新するようにしてい
る。このような機能を設けることにより、制御順序が求
められるシーケンス制御を実現すると共に、入力データ
メモリ５及び出力データメモリ６を介して演算処理部２
が入力ユニット３の入力データ及び出力ユニット４の出
力データを制御できるようにしているので、命令実行速
度の高速化が可能となっている。

【０００７】

【発明が解決しようとする課題】上述したプログラマブ
ルコントローラは、以上のようにＥＮＤ命令を使用して
入力ユニット３のデータを入力データメモリ５へ転送、
出力データメモリ６のデータを出力ユニット４へ転送す
るようにしていたため、制御モジュールとは別にＥＮＤ
処理を実行する必要があり、ＥＮＤ処理を実行するため
に別の処理時間が必要であった。従って命令単体の処理
時間では高速化が図られていたが、このＥＮＤ処理実行
のため、プログラム全体の処理時間に関しては、ＥＮＤ
処理にて演算処理部２が再度入力ユニット３及び出力ユ
ニット４にアクセスすることになるので、処理時間の短
縮が図られないという問題点があった。

【０００８】この発明は、上記のような課題を解決する
ためになされたものであり、入力ユニット及び出力ユニ
ットのアドレスに対する命令を高速化すると共に、オブ
ジェクトプログラム全体の命令実行速度を高速化したプ
ログラマブルコントローラを得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明に係わるプログ
ラマブルコントローラにおいては、被制御装置からデー
タを入力する入力ユニット及び被制御装置にデータを出
力する出力ユニットを有する入出力部と、入力ユニット
により入力されたデータを一時記憶する入力データメモ
リと、出力ユニットに出力されるデータを一時記憶する
出力データメモリと、入力データメモリに記憶されたデ
ータ及び入力ユニットに入力されるデータの少なくとも
一方を用いてオブジェクトプログラムの実行を行ない、
出力データメモリ及び出力ユニットの少なくとも一方に
データを出力する演算処理部と、入力データメモリと入
力ユニット間及び出力データメモリと出力ユニット間の
データの転送を演算処理部と非同期に行なうデータ転送
ロジックを備えたものである。また、オブジェクトプロ
グラムは、複数のモジュールから構成され、データ転送
ロジックは、実行されるモジュールに対応するデータを
転送するものである。

【００１０】また、データ転送ロジックの転送状態を監
視して、転送状態を演算処理部に通知する転送監視部を
備え、演算処理部は、転送監視部の通知に応じて、オブ
ジェクトプログラムを実行するものである。さらに、デ
ータ転送ロジックの転送時に、入力ユニットまたは出力
ユニットの異常を検出するエラー検出部と、このエラー
検出部の検出結果を演算処理部に伝える伝達手段を備え
たものである。

【００１１】また、入力データメモリ及び入力ユニット
のいずれか一つと、演算処理部との接続を切替えるよう
に構成された第一のバス切替えスイッチと、出力データ
メモリ及び出力ユニットのいずれか一つと、演算処理部
との接続を切替えるように構成された第二のバス切替え
スイッチと、データ転送ロジックの異常を検出し、演算
処理部に伝える転送ロジック異常検出部を備え、演算処
理部はデータ転送ロジックの異常の際に、入力ユニット
と演算処理部を接続するように第一のバス切替えスイッ
チを切替えると共に、出力ユニットと演算処理部を接続
するように第二のバス切替えスイッチを切替えるもので
ある。

【００１２】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図に基づいて説明する。図１は、実施の
形態１によるプログラマブルコントローラを示すブロッ
ク図である。図において、１はプログラマブルコントロ
ーラのＣＰＵ部、２は予めプログラミングされたオブジ
ェクトプログラムを実行するＣＰＵ部１の演算処理部、
３はプログラマブルコントローラにおいて制御対象とな
るプロセス装置に対して入力データのインターフェイス
を行う入力ユニット、４はプログラマブルコントローラ
において制御対象となるプロセス装置に対して出力デー
タのインターフェイスを行う出力ユニット、５は演算処
理部２の演算時に入力ユニット３にアクセスせずとも入
力データが参照できるように、一時的に入力ユニット３
のデータを格納する入力データメモリ、６は演算処理部
２の演算時に出力ユニット４にアクセスせずとも出力デ
ータを書込みできるように、一時的に出力ユニット４へ
の出力データをデータを格納する出力データメモリ、７
は演算処理部２が制御している入力ユニット３及び出力
ユニット４の領域を設定しているＩＯ設定テーブル、１
４は入力ユニット３と入力データメモリ５間及び出力ユ
ニット４と出力データメモリ６間のデータ転送のみを実
行するデータ転送ロジックであるデータ転送専用ロジッ
ク、１５はデータ転送専用ロジック１４内のデータ転送
を実行するデータ転送部、１６はデータ転送専用ロジッ
ク１４内のデータ転送部１５の転送動作と演算処理部２
との協調を取るデータ転送調停部、１７は演算処理部２
からデータ転送専用ロジック１４に対して転送処理タイ
ミングを通知するデータ更新協調信号である。また、図
２は、この発明の実施の形態１によるプログラマブルコ
ントローラの演算制御の制御実行状態を示す図であり、
１スキャン内に入力データ及び出力データの転送処理を
示している。

【００１３】次に、動作について説明する。図１におい
て、プログラマブルコントローラのＣＰＵ部１内の演算
処理部２は、予め格納されたオブジェクトプログラムの
処理を実行する。命令内のソースアドレスが入力ユニッ
ト３のアドレスもしくは出力ユニット４のアドレスであ
った場合、命令コードに従って、直接入力ユニット３も
しくは出力ユニット４にアクセス、または入力データメ
モリ５もしくは出力データメモリ６にアクセスして入力
データの参照及び出力データの書込みを実行する。な
お、実施の形態１において、入力データを入力ユニット
３から入力データメモリ５へ転送する処理、及び出力デ
ータを出力データメモリ６から出力ユニット４に転送す
る処理は、データ転送専用ロジック１４が実行する。転
送の実行方法は、演算処理部２より入力ユニット３及び
出力ユニット４へアクセスする場合に、データ更新協調
信号１７を占有状態にして演算処理部２が占有しなけれ
ばならないタイミングを通知してもらい、データ転送専
用ロジック１４は、入力ユニット３及び入力データメモ
リ５または出力ユニット４及び出力データメモリ６への
アクセス権を開放するが、この信号が非占有状態の時間
においては、演算処理部２とは非同期に入力データの転
送及び出力データの転送を実行する。データの転送処理
はデータ転送部１５が実行し、演算処理部２とのタイミ
ングの協調はデータ転送調停部１６が実施する。

【００１４】このように、データ転送専用ロジック１４
が演算処理部２とは非同期に、また演算処理部２に負荷
を与えずに入力データ及び出力データの転送を行うの
で、入力データ、出力データの入出力処理を高速に実現
すると共に、図２に示すようにプログラム全体の実行性
能に対しても高速化することができる。なお、データ転
送専用ロジック１４は、ＩＯ設定テーブル７を参照して
データを転送すべきアドレスを認識する。また、実施の
形態１において、データ転送部１５の処理は、専用のマ
イクロプロセッサにて構成しても、またＤＭＡＣ等のハ
ードウエアで構成してもよい。

【００１５】実施の形態２．図３は、この発明の実施の
形態２によるプログラマブルコントローラを示すブロッ
ク図である。図において、１〜６、１４〜１７は図１に
おけるものと同一のものである。２０は、各モジュール
毎にアクセスする領域情報を分割して格納するＩＯ設定
テーブル、２１はデータ転送専用ロジック１４内に設け
られ、次に実行するモジュール及び実行完了したモジュ
ールを演算処理部２によって設定するモジュール指定レ
ジスタである。図４は、この発明の実施の形態２による
プログラマブルコントローラ内の演算処理部２における
制御実行状態を示す図である。実行モジュールに対応す
るデータのみデータ転送する様子が示されている。

【００１６】実施の形態１では、プログラム全体のＩＯ
設定領域に対してデータ転送専用ロジック１４がデータ
転送を実施するような構成について述べたが、実施の形
態２では図３に示すように、各モジュール毎にアクセス
する領域情報を分割して格納するようなＩＯ設定テーブ
ル２０と、データ転送専用ロジック１４内に、次に実行
するモジュール及び実行完了したモジュールを演算処理
部２より設定できるモジュール指定レジスタ２１を設
け、データ転送専用ロジック１４が次に実行するモジュ
ール内の入力データのみを入力データメモリ５へ転送
し、実行が完了したモジュール分の出力データのみを出
力ユニット４へ転送するようにすることで、データの伝
達時間ずれを最低限度に抑制することができ、プロセス
まで含めた高速な制御を実現することを可能とした。

【００１７】実施の形態３．図５は、この発明の実施の
形態３によるプログラマブルコントローラを示すブロッ
ク図である。図において、１〜７、１４〜１６は図１に
おけるものと同一のものである。２２はデータ転送専用
ロジック１４にて、一定時間内にデータの転送処理が完
了しない場合に演算処理部２に対して転送処理が未完了
であることを通知する転送監視部、２３はデータ転送専
用ロジック１４から転送状態を演算処理部２に通知する
転送状態通知信号である。図６は、この発明の実施の形
態３によるプログラマブルコントローラ内の演算処理部
における制御実行状態を示す図である。転送状態通知信
号により、データ転送と演算処理の同期をとる様子が示
されている。

【００１８】実施の形態１、２では、プログラマブルコ
ントローラのＣＰＵ部１に入力データ及び出力データを
転送するためのデータ転送専用ロジック１４を設けて、
データ転送の高速化を図ることについて述べたが、実施
の形態３では、図５に示すように、データ転送専用ロジ
ック１４にて一定時間内にデータの転送処理が完了しな
い場合に、演算処理部２に対して転送処理が未完了であ
ることを通知する転送監視部２２を設け、転送状態通知
信号２３によってデータ転送専用ロジック１４から転送
状態を演算処理部２に通知する。演算処理部２が１スキ
ャン開始時にデータ転送専用ロジック１４に対して１ス
キャンの開始を通知することで、転送状態通知信号２３
を転送未完了状態にし、またデータ転送完了後にデータ
転送専用ロジック１４が転送状態通知信号２３を転送完
了状態に変化させるようなロジックを追加し、演算処理
部２は転送状態通知信号２３の状態を監視して、もし転
送状態通知信号２３が転送未完了状態であるならば、演
算処理を待機させるようにする。これにより、実行周期
毎に演算処理部２と同期を取ることができるので、演算
処理性能の高速化と共に、演算処理と転送との協調のと
れた制御を提供することを可能とした。

【００１９】実施の形態４．図７は、この発明の実施の
形態４によるプログラマブルコントローラを示すブロッ
ク図である。図において、１〜７、１４〜１６は図１に
おけるものと同一のものである。２４はデータ転送専用
ロジック１４のデータ転送が正常に実行できなかったと
きのエラー状態を検出するエラー検出部、２５はデータ
転送専用ロジック１４のエラーの場合に演算処理部２に
エラーリプライ信号を応答するように、アドレス毎にリ
プライ情報のデータを格納するリプライメモリで、入力
データメモリ５及び出力データメモリ６に対応して設け
られ、エラー検出部２４の検出したエラーを演算処理部
に伝達する伝達手段を構成する。

【００２０】実施の形態１、２では、プログラマブルコ
ントローラのＣＰＵ部１に入力データ及び出力データを
転送するためのデータ転送専用ロジック１４を設けて、
データ転送の高速化を図ることについて述べたが、実施
の形態４では図７に示すように、データ転送専用ロジッ
ク１４にて入力ユニット３もしくは出力ユニット４にア
クセスした際に、エラーとなりデータの転送が正常実行
できなかった場合に、そのエラー状態を検出するエラー
検出部２４と、データ転送専用ロジック１４がアクセス
してエラーとなったアドレスに対して演算処理部２が入
力データメモリ５もしくは出力データメモリ６にアクセ
スした場合に、演算処理部２にエラーリプライ信号を応
答するように各アドレス毎にリプライ情報のデータを格
納するリプライメモリ２５を設けている。演算処理部２
がエラーの発生している入力データメモリ５もしくは出
力データメモリ６に対してアクセスした場合、エラーリ
プライ信号を応答することで、即座に演算処理部２は入
力ユニット３もしくは出力ユニット４での異常発生を制
御に同期して検出することができるので、異常箇所の検
出が容易な保守性の高いプログラマブルコントローラを
構築することを可能とした。

【００２１】実施の形態５．図８は、この発明の実施の
形態５によるプログラマブルコントローラを示すブロッ
ク図である。図において、１〜７、１４〜１６は図１に
おけるものと同一のものである。２６はデータ転送専用
ロジック１４での転送動作の異常を検出し、異常が発生
したとき、演算処理部２に通知する転送ロジック異常検
出部、２７はデータ転送専用ロジック１４の異常を通知
する転送ロジック状態通知信号、２８は演算処理部２と
の接続を、入力ユニット３と入力データメモリ５とのい
ずれかと切替える第一のバス切替えスイッチ、２９は演
算処理部２との接続を、出力ユニット４と出力データメ
モリ６とのいずれかと切替える第二のバス切替えスイッ
チ、３０は演算処理部２から第一のバス切替えスイッチ
２８及び第二のバス切替えスイッチ２９へ切替え指示を
通知する切替え指示信号である。

【００２２】実施の形態４では、入力ユニット３もしく
は出力ユニット４にて異常が発生した場合の異常検出機
構について述べたが、実施の形態５では、図８に示すよ
うに、データ転送専用ロジック１４にて、データ転送動
作の処理継続不可となる致命的な異常が発生した場合
に、異常を演算処理部２に通知する転送ロジック異常検
出部２６と、演算処理部２と入力データメモリ５及び出
力データメモリ６の間に、第一のバス切替えスイッチ２
８及び第二のバス切替えスイッチ２９を設けて、演算処
理部２より切替え指示信号３０によって切替えを指示す
るようにしている。仮にデータ転送専用ロジック１４に
て致命的な異常が発生した場合に、演算処理部２がデー
タ転送専用ロジック１４の異常を転送ロジック状態通知
信号２７より検出し、切替え指示信号３０にて第一のバ
ス切替えスイッチ２８を入力ユニット３側に切替え、第
二のバス切替えスイッチ２９を出力ユニット４側へ切替
えることで、入力データメモリ５及び出力データメモリ
６への高速化な処理が不可となっても、入力ユニット３
及び出力ユニット４への命令実行を継続することがで
き、信頼性、冗長性の高いプログラマブルコントローラ
を構築することを可能とした。

【００２３】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。被制御
装置からデータを入力する入力ユニット及び被制御装置
にデータを出力する出力ユニットを有する入出力部と、
入力ユニットにより入力されたデータを一時記憶する入
力データメモリと、出力ユニットに出力されるデータを
一時記憶する出力データメモリと、入力データメモリに
記憶されたデータ及び入力ユニットに入力されるデータ
の少なくとも一方を用いてオブジェクトプログラムの実
行を行ない、出力データメモリ及び出力ユニットの少な
くとも一方にデータを出力する演算処理部と、入力デー
タメモリと入力ユニット間及び出力データメモリと出力
ユニット間のデータの転送を演算処理部と非同期に行な
うデータ転送ロジックを備えたので、演算処理部に負荷
を与えずに入力データ及び出力データの転送を行い、オ
ブジェクトプログラムの実行を高速化することができ
る。また、オブジェクトプログラムは、複数のモジュー
ルから構成され、データ転送ロジックは、実行されるモ
ジュールに対応するデータを転送するので、データ転送
の伝達時間ずれを最低限度に抑制することができる。

【００２４】また、データ転送ロジックの転送状態を監
視して、転送状態を演算処理部に通知する転送監視部を
備え、演算処理部は、転送監視部の通知に応じて、オブ
ジェクトプログラムを実行するので、演算処理部とデー
タ転送ロジックとの協調を取ることができる。さらに、
データ転送ロジックの転送時に、入力ユニットまたは出
力ユニットの異常を検出するエラー検出部と、このエラ
ー検出部の検出結果を演算処理部に伝える伝達手段を備
えたので、異常箇所の検出が容易な、保守性の高いもの
にすることができる。

【００２５】また、入力データメモリ及び入力ユニット
のいずれか一つと、演算処理部との接続を切替えるよう
に構成された第一のバス切替えスイッチと、出力データ
メモリ及び出力ユニットのいずれか一つと、演算処理部
との接続を切替えるように構成された第二のバス切替え
スイッチと、データ転送ロジックの異常を検出し、演算
処理部に伝える転送ロジック異常検出部を備え、演算処
理部はデータ転送ロジックの異常の際に、入力ユニット
と演算処理部を接続するように第一のバス切替えスイッ
チを切替えると共に、出力ユニットと演算処理部を接続
するように第二のバス切替えスイッチを切替えるように
したので、データ転送ロジックの異常時にも、オブジェ
クトプログラムの実行を行なうことができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるプログラマブ
ルコントローラを示すブロック図である。

【図２】 この発明の実施の形態１によるプログラマブ
ルコントローラのプログラムの実行状態を示すタイミン
グチャートである。

【図３】 この発明の実施の形態２によるプログラマブ
ルコントローラを示すブロック図である。

【図４】 この発明の実施の形態２によるプログラマブ
ルコントローラのプログラムの実行状態を示すタイミン
グチャートである。

【図５】 この発明の実施の形態３によるプログラマブ
ルコントローラを示すブロック図である。

【図６】 この発明の実施の形態３によるプログラマブ
ルコントローラのプログラムの実行状態を示すタイミン
グチャートである。

【図７】 この発明の実施の形態４によるプログラマブ
ルコントローラを示すブロック図である。

【図８】 この発明の実施の形態５によるプログラマブ
ルコントローラを示すブロック図である。

【図９】 従来のプログラマブルコントローラを示すブ
ロック図である。

【図１０】 従来のプログラマブルコントローラに格納
されたプログラムを示す図である。

【図１１】 従来のプログラマブルコントローラのプロ
グラムの実行状態を示すタイミングチャートである。

【符号の説明】

１ ＣＰＵ部、 ２ 演算処理部、 ３ 入力ユニッ
ト、４ 出力ユニット、 ５ 入力データメモリ、 ６
出力データメモリ、７，２０ ＩＯ設定テーブル、
１４ データ転送専用ロジック、１５ データ転送部、
１６ データ転送調停部、１７ データ更新協調信
号、 ２１ モジュール指定レジスタ、２２ 転送監視
部、 ２３ 転送状態通知信号、 ２４ エラー検出
部、２５ リプライメモリ、 ２６ 転送ロジック異常
検出部、２７ 転送ロジック状態通知信号、 ２８ 第
一のバス切替えスイッチ、２９ 第二のバス切替えスイ
ッチ、 ３０ 切替え指示信号。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 被制御装置からデータを入力する入力ユ
   ニット及び上記被制御装置にデータを出力する出力ユニ
   ットを有する入出力部、上記入力ユニットにより入力さ
   れたデータを一時記憶する入力データメモリ、上記出力
   ユニットに出力されるデータを一時記憶する出力データ
   メモリ、上記入力データメモリに記憶されたデータ及び
   上記入力ユニットに入力されるデータの少なくとも一方
   を用いてオブジェクトプログラムの実行を行ない、上記
   出力データメモリ及び出力ユニットの少なくとも一方に
   データを出力する演算処理部、上記入力データメモリと
   入力ユニット間及び出力データメモリと出力ユニット間
   のデータの転送を上記演算処理部と非同期に行なうデー
   タ転送ロジックを備えたことを特徴とするプログラマブ
   ルコントローラ。
2. 【請求項２】 オブジェクトプログラムは、複数のモジ
   ュールから構成され、データ転送ロジックは、実行され
   るモジュールに対応するデータを転送することを特徴と
   する請求項１記載のプログラマブルコントローラ。
3. 【請求項３】 データ転送ロジックの転送状態を監視し
   て、上記転送状態を演算処理部に通知する転送監視部を
   備え、演算処理部は、上記転送監視部の通知に応じて、
   オブジェクトプログラムを実行することを特徴とする請
   求項１または請求項２記載のプログラマブルコントロー
   ラ。
4. 【請求項４】 データ転送ロジックの転送時に、入力ユ
   ニットまたは出力ユニットの異常を検出するエラー検出
   部、このエラー検出部の検出結果を演算処理部に伝える
   伝達手段を備えたことを特徴とする請求項１〜請求項３
   のいずれか一項記載のプログラマブルコントローラ。
5. 【請求項５】 入力データメモリ及び入力ユニットのい
   ずれか一つと、演算処理部との接続を切替えるように構
   成された第一のバス切替えスイッチ、出力データメモリ
   及び出力ユニットのいずれか一つと、演算処理部との接
   続を切替えるように構成された第二のバス切替えスイッ
   チ、データ転送ロジックの異常を検出し、演算処理部に
   伝える転送ロジック異常検出部を備え、演算処理部はデ
   ータ転送ロジックの異常の際に、入力ユニットと演算処
   理部を接続するように上記第一のバス切替えスイッチを
   切替えると共に、出力ユニットと演算処理部を接続する
   ように上記第二のバス切替えスイッチを切替えることを
   特徴とする請求項１〜請求項４のいずれか一項記載のプ
   ログラマブルコントローラ。