CN113590518B - 一种双余度数据总线的同步系统及方法 - Google Patents

Abstract

一种双余度数据总线的同步系统，包括，两个同步信号发起单元、两个同步信号接收单元，其中，两个所述同步信号发起单元之间互为余度关系；两个所述同步信号接收单元之间互为余度关系；两个所述同步信号发起单元分别生成同步脉冲信号并进行同步，将同步后的主、备同步脉冲信号发送给所述同步信号接收单元；两个所述同步信号接收单元，跟随所述同步信号发起单元生成的同步信号；两个所述同步信号发起单元和两个所述同步信号接收单元，根据所述同步信号的相位，确定本地数据的发送时机和接收时机。本发明还提供一种双余度数据总线的同步方法，能够稳定无间断地在飞控计算机的不同的异步工作的扩展板卡之间实现时间同步，达到同步数据传输的目的，并根据各个扩展板卡的实际工作需求简化了系统架构，从而使不同的异步工作的板卡之间的同步数据传输成为一项简单易行的工作。

Description

一种双余度数据总线的同步系统及方法

技术领域

本发明涉及计算机总线通信技术，特别涉及一种双余度数据总线的同步系统及方法。

背景技术

目前的飞控计算机系统，大多采用多余度飞控计算机，其普遍采用母板加扩展板卡(扩展单元)的组合架构，并采用高速数字总线在各个扩展板卡之间进行数据交换。由于采用多块扩展板卡协同工作，如何在不同的扩展板卡之间传递数据是一个必须解决的问题。

由于组成飞控计算机的各个扩展板卡往往是异步工作的，一个直接的系统架构是采用“请求-应答-数据传输”的异步传输机制完成数据传输。但是由于待传输的数据量较大且具体长度不确定，当多块扩展板卡同时发出数据传输请求时，异步传输机制无法适当地协调发送接收工作，导致异步系统的整体协调能力较差，数据传输会因为请求拥塞而导致传输卡顿，甚至丢包。

若采用同步传输，则如何在异步工作的不同扩展板卡之间进行同步是设计的难点，若采取强制对齐，则由于被对齐方的工作状态未定，容易因强制的打断传输动作引起数据丢失。

此外，由于组成多余度飞控计算机数据传输流的各个扩展板卡的功能不同，造成各个扩展板卡在同步时的功能定位也不相同，应适当地理解各个扩展板卡的存在形式，并根据系统实际需要简化同步过程，避免无差别处理各个扩展板卡的余度管理功能，进而避免过度设计导致增加系统的复杂度。

发明内容

为了解决现有技术中存在的缺陷，本发明的目的在于提供一种双余度数据总线的同步系统及方法，能够稳定无间断地在不同的异步工作的扩展板卡之间实现时间同步，并根据各个扩展板卡的实际工作需求适当地简化系统架构，从而使不同的异步工作的扩展板卡之间的进行同步数据传输。

为了实现上述目的，本发明提供的双余度数据总线的同步系统，包括，两个同步信号发起单元、两个同步信号接收单元，其中，

两个所述同步信号发起单元之间互为余度关系；

两个所述同步信号接收单元之间互为余度关系；

两个所述同步信号发起单元分别生成同步脉冲信号并进行同步，将同步后的主、备同步脉冲信号发送给所述同步信号接收单元；

两个所述同步信号接收单元，跟随所述同步信号发起单元生成的同步脉冲信号；

两个所述同步信号发起单元和两个所述同步信号接收单元，根据所述同步脉冲信号的相位，确定本地数据的发送时机和接收时机。

进一步地，两个所述同步信号发起单元，在启动时能够通过自动竞争建立同步关系，根据本地和远端的同步脉冲信号产生状态，或者在待机时间内检测到并跟随远端同步脉冲信号产生本地同步脉冲信号，或者在待机时间耗尽后独立产生本地同步脉冲信号并检测本地同步脉冲信号产生后所触发的远端的响应情况；以此机制建立主、备间的同步关系并确定主、备地位；若同步建立失败，主、备的任何一方都可以独立地产生同步脉冲信号；

处于主控地位的所述同步信号发起单元生成的同步脉冲信号能够打断处于跟随地位的所述同步信号发起单元生成的同步脉冲信号。

进一步地，在处于主控地位的所述同步信号发起单元正常工作时，处于跟随地位的所述同步信号发起单元对处于主控地位的所述同步信号发起单元的同步脉冲信号进行相位检测，选择时机跟随处于主控地位的所述同步信号发起单元发起的同步脉冲信号。

进一步地，两个所述同步信号发起单元，相互之间进行相位检测，若其中之一相位检测超时，则进行余度管理。

进一步地，所述同步信号发起单元，包括相位检测模块和第一脉冲发起模块，其中，

所述相位检测模块，对输入的同步脉冲信号进行相位检测，当检测输入的同步脉冲信号存在发起脉冲超时，则进行余度管理；

所述脉冲发起模块，其接受所述相位检测模块的控制，生成同步脉冲信号。

进一步地，所述相位检测模块，包括，第一触发器、第二触发器、反相器，以及逻辑与门，其中，

所述第一触发器，其时钟输入端与系统时钟信号相连接，触发输入端与同步脉冲信号相连接；其输出端分别与所述第二触发器的触发输入端、所述反相器的输入端相连接；

所述第二触发器，其时钟输入端与系统时钟信号相连接，输出端与所述逻辑与门的一个输入端相连接；

所述反相器的输出端与所述逻辑与门的另一个输入端相连接。

更进一步地，所述脉冲发起模块，包括，同步逻辑单元、计数器，以及比较器，其中，

所述同步逻辑单元，其输入端分别连接来自外部输入的主备单元标志信号和异步同步脉冲信号，以及所述比较器输出的本地同步脉冲信号，输出端与所述计数器的输入端相连接，将同步有效标志信号发送给所述计数器；

所述计数器，其接收来自所述同步逻辑单元的同步有效标志信号并进行计数，并将计数结果发送给所述比较器；

所述比较器，其对所述计数器输出的计数结果进行判定，生成本地同步脉冲信号输出。

为了实现上述目的，本发明还提供一种双余度飞控计算机，包括，母板以及扩展子板卡，其特征在于，所述扩展子板卡，采用上述的双余度数据总线同步系统。

为了实现上述目的，本发明还提供一种双余度数据总线的同步方法，包括以下步骤：

同步信号发起单元生成同步脉冲信号并进行同步信号发起单元之间的同步、确定同步信号发起单元的主备关系；

根据所述主备关系，确定输出的同步脉冲信号；

对所述同步脉冲信号进行相位检测，并根据检测结果进行余度管理。

更进一步地，所述同步信号发起单元生成同步脉冲信号并进行同步信号发起单元之间的同步、确定同步信号发起单元的主备关系的步骤，还包括，确定同步信号发起单元中的一个为主控地位，另一个处于跟随地位；

所述对所述同步脉冲信号进行相位检测，并根据检测结果进行余度管理的步骤，还包括，两个所述同步信号发起单元，相互之间对同步脉冲信号进行相位检测，若其中之一相位检测超时，则进行余度管理。

本发明的双余度数据总线的同步系统及方法，相对于异步传输机制存在较多不足，能够稳定无间断地在不同的异步工作的扩展板卡之间实现时间同步，达到同步数据传输的目的，并根据各个扩展板卡的实际工作需求简化了系统架构，从而使不同的异步工作的板卡之间的同步数据传输成为一项简单易行的工作。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的双余度数据总线同步系统结构示意图；

图2为根据本发明的同步信号生成单元结构示意图；

图3为根据本发明的相位检测模块结构示意图；

图4为根据本发明的脉冲发起模块结构示意图；

图5为根据本发明的双余度数据总线同步方法流程图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

实施例1

图1为根据本发明的双余度数据总线同步系统结构示意图，如图1所示，本发明的双余度数据总线同步系统，包括，第一同步信号生成单元10、第二同步信号生成单元20、第一同步信号接收单元30，以及第二同步信号接收单元40，其中，

第一同步信号生成单元10与第二同步信号生成单元20之间互为余度关系；

第一同步信号生成单元10、第二同步信号生成单元20，分别生成主同步信号和备同步信号，并建立同步关系；

第一同步信号接收单元30与第二同步信号接收单元40之间互为余度关系；

第一同步信号接收单元30、第二同步信号接收单元40分别接收来自第一同步信号生成单元10和第二同步信号生成单元20的同步信号，确定本地发送和接收数据的时间。

本发明实施例中，第一同步信号生成单元10处于主控地位，第二同步信号生成单元20处于跟随地位，第一同步信号生成单元10输出的同步信号可以打断第二同步信号生成单元20输出的同步信号。

本发明实施例中，第一同步信号生成单元10与第二同步信号生成单元20之间相互进行相位检测，第一同步信号生成单元10检测第二同步信号生成单元20是否存在发起脉冲超时，第二同步信号生成单元20检测第一同步信号生成单元10是否存在发起脉冲超时，若相位检测超时，则进行余度管理。

本发明实施例中，在正常运行时，第一同步信号生成单元10自主发起同步信号，第二同步信号生成单元20处于跟随地位，在第一同步信号生成单元10正常工作的情况下，通过对第一同步信号生成单元10发来的同步信号进行相位检测，选择时机跟随第一同步信号生成单元10发起的同步信号。若第一同步信号生成单元10相位检测超时，第二同步信号生成单元20同步信号故障，则第一同步信号生成单元10继续以主控地位正常运行；若第二同步信号生成单元20相位检测超时，则第一同步信号生成单元10同步信号故障，则第二同步信号生成单元20从跟随地位切换到主控地位，并以主控地位继续运行。

图2为根据本发明的同步信号生成单元结构示意图，如图2所示，第一同步信号生成单元10，包括，第一相位检测模块11和第一脉冲发起模块12。第二同步信号生成单元20，包括，第二相位检测模块21和第二脉冲发起模块22。

本发明实施例中，第一相位检测模块11与第二脉冲发起模块22相连接，对第二脉冲发起模块22输出的同步信号进行相位检测，检测第二同步信号生成单元20是否存在发起脉冲超时；第二相位检测模块21与第一脉冲发起模块12相连接，对第一脉冲发起模块12输出的同步信号进行相位检测，检测第一同步信号生成单元10是否存在发起脉冲超时；若相位检测超时，则进行余度管理。

图3为根据本发明的相位检测模块结构示意图，如图3所示，本发明的相位检测模块(11或21)，是一个在系统时钟驱动下的信号跳变检测电路，能够有效识别周期同步信号的相位，当相位检测模块检测到发生同步信号的事件时，将触发脉冲发起模块完成本地的同步信号产生。本发明的相位检测模块，包括，第一触发器301、第二触发器302、反相器303，以及逻辑与门304，其中，

第一触发器301，其时钟输入端与系统时钟信号相连接，触发输入端与脉冲发起模块的同步信号输出端相连接；其输出端分别与第二触发器302的触发输入端、反相器303的输入端相连接。

第二触发器302，其时钟输入端与系统时钟信号相连接，输出端与逻辑与门304的一个输入端相连接。

反相器303的输出端与逻辑与门304的另一个输入端相连接。

逻辑与门304的输出端与发脉冲发起模块相连接。

图4为根据本发明的脉冲发起模块的结构示意图，如图4所示，本发明的脉冲发起模块(12或22)，

包括，同步逻辑单元401、计数器402，以及比较器403，其中，

同步逻辑单元401，其输入端分别连接来自外部输入的主备单元标志信号和异步同步信号，以及比较器403输出的本地同步信号，输出端与计数器402的输入端相连接，将同步有效标志信号发送给计数器402。

计数器402，其接收来自同步逻辑单元401的同步有效标志信号并进行计数，并将计数结果发送给比较器403。

比较器403，其对计数器402输出的计数结果进行判定，生成本地同步信号输出。

本发明实施例中，主备单元标志信号作为外部输入，用来标明本地是主同步信号生成单元还是备同步信号生成单元，是一个常值逻辑电平。

同步逻辑单元401可以稳定可靠地检测到外部输入的异步同步信号输入的产生。

本发明实施例中，当本地为主同步信号生成单元模式时，使用计数器402和比较器403产生固定周期的本地同步信号(当比较器403判定计数器402计满一个总线周期后正常复位)，使用本地监测正常复位。同时检测外部输入的备同步信号是否超时，若超时则说明备板出现故障。当本地为备同步信号生成单元模式时，正常情况下本地计数器跟随外部输入的异步同步信号，当外部同步信号中断时，使用本地监测超时复位(当比较器判定计数器计满超时时长的情况下)，退出跟随模式，强制产生本地同步信号，此时即完成了余度管理。

本发明的脉冲发起模块，由同步逻辑控制，当同步逻辑解析到同步时机后，即触发脉冲发起模块后端的计数器和比较器产生本地的同步信号，此时产生的本地同步信号或者是与远端输入的同步信号同步，或者是在无远端输入同步信号的情况下在本地独立产生同步信号。

本发明的双余度数据总线同步系统，在上电后即在第一同步信号生成单元10和第二同步信号生成单元20之间发起同步工作，同步成功后即可获得主、备两路时间对准的总线同步信号，此后，主、备两路同步信号被传送到第一同步信号接收单元30和第二同步信号接收单元40，从而完成了双余度数据总线的同步信号的构建。以此两路同步信号为基础，完成同步的第一同步信号生成单元10、第二同步信号生成单元20和第一同步信号接收单元30、第二同步信号接收单元40之间划分数据传输的时间片段，并在约定的时间片段上完成数据的发送和接收。

实施例2

本发明还提供一种双余度飞控计算机，采用母板加扩展子板卡的系统架构，其中，扩展子板卡，包括，主备电源板、第一同步信号发起板、第二同步信号发起板、第一同步信号接收板，以及第二同步信号接收板。第一同步信号发起板、第二同步信号发起板、第一同步信号接收板和第二同步信号接收板分别对应实施例1中的第一同步信号生成单元10、第二同步信号生成单元20、第一同步信号接收单元30和第二同步信号接收单元40，构成了双余度数据总线同步系统。第一同步信号发起板和第二同步信号发起板之间互为余度关系，第一同步信号接收板和第二同步信号接收板之间互为余度关系。在系统中的工作定位不同，采用高速数字总线连接并交换数据。为避免单点结构的存在，双余度飞控计算机的数据总线采用双余度架构。

本发明实施例中，数据传输仅在第一同步信号发起板、第二同步信号发起板和第一同步信号接收板、第二同步信号接收板之间发生，第一同步信号发起板、第二同步信号发起板之间没有数据交换，第一同步信号接收板和第二同步信号接收板之间没有数据交换。所有的产生的数据传输都在同步信号的标记下进行，具体来讲，第一同步信号发起板、第二同步信号发起板是同步信号的发起单元，它们都具备产生同步信号的功能，分别产生主同步信号和备同步信号。第一同步信号接收板和第二同步信号接收板不是同步信号的发起单元，是同步信号的接收者，根据第一同步信号发起板、第二同步信号发起板发来的同步信号，决定本地发送和接收数据的时间。

在双余度飞控计算机正常运行过程中，第一同步信号发起板处于主控地位，自主发起同步信号。第二同步信号发起板处于跟随地位，在第一同步信号发起板正常工作的情况下，通过对第一同步信号发起板发来的同步信号进行相位检测，选择时机跟随第一同步信号发起板发起的同步信号。

实施例3

图5为根据本发明的双余度数据总线同步方法流程图，下面将参考图5，对本发明的双余度数据总线同步方法进行详细描述。

本发明实施例中，为方便描述，将第一同步信号发起单元10或第二同步信号发起单元20称之为本地同步信号发起单元，则另一个同步信号发起单元(第二同步信号发起单元20或第一同步信号发起单元10)称之为远端同步信号发起单元。

首先，在步骤501，系统上电，本地同步信号发起单元接收远端同步信号发起单元的同步脉冲信号，并判断是否接收到同步脉冲信号，是则跳转到步骤503，否则进入下一步骤。

在步骤502，判断本地同步信号发起单元接收同步脉冲信号的时间是否超出预定时间，是则进入下一步骤，否则返回步骤501继续接收同步脉冲信号。

在步骤503，本地同步信号发起单元生成本地同步脉冲信号。

本发明实施例步骤中501-503，在系统开始运行后，本地同步信号发起单元首先进行一定时间(T)的等待，等待远端同步信号发起单元传送同步脉冲信号，若在T时间内远端同步信号发起单元的同步脉冲信号到来，则本地同步信号发起单元产生备同步脉冲信号；若T后仍没有收到远端同步信号发起单元的同步脉冲信号，则本地同步信号发起单元产生一个本地同步脉冲信号。

在步骤504，继续检测远端同步信号发起单元是否有同步脉冲信号到达，若没有则进入下一步骤，若有则跳转到步骤507。

在步骤505，等待预定时间周期。

本发明实施例中步骤504-505，本地同步信号发起单元在产生本地同步脉冲信号的过程中，继续检测远端同步信号发起单元是否有同步脉冲信号到达，此时到达的远端同步脉冲信号是与本地产生的同步信号同步的。若没有，则本地产生本地同步脉冲信号后等待10个时钟周期，若在此过程中没有检测到远端同步信号到达，则判定远端故障导致同步失败，此时本地将独立产生同步脉冲。

在步骤506，判断产生的本地同步脉冲信号是否触发远端同步信号发起单元产生同步脉冲信号，如是则进入下一步骤，否则同步失败，本地同步信号发起单元独立运行。

本发明实施例中，本发明实施例中，本地同步信号发起单元首先检测等待时间内是否能够接收到远端的同步信号，若没有，则产生本地同步信号；在产生本地同步信号的同时继续检测是否能收到远端同步信号，若有，则此时本地和远端同步信号是同步的；本地产生同步信号的时间会持续10个时钟周期，在此期间继续检查本地同步信号是否能触发远端地同步信号发起单元产生同步信号，若有，此时本地和远端同步信号是同步的，若没有则认为远端故障导致同步失败。所有上述三种情况或者构建了本地同步脉冲信号与远端同步脉冲信号的同步，或者产生了独立的本地同步脉冲信号。

在步骤507，本地同步信号发起单元和远端同步信号发起单元同步，并确认主同步信号发起单元和备同步信号发起单元。

本发明实施例中，本地同步信号发起单元根据本地是产生主同步脉冲信号属性或产生备同步脉冲信号属性，为本地产生的同步信号设置主、备状态，主同步脉冲信号生成单元独立产生同步脉冲信号，备同步脉冲信号生成单元跟随产生同步脉冲信号。若同步失败，本地自主产生同步脉冲信号，此时本地被设定为主状态。

本发明实施例中，在主同步脉冲信号生成单元和备同步脉冲信号生成单元正常运行过程中，主同步脉冲信号生成单元处于主控地位，备同步脉冲信号生成单元处于跟随地位，即主同步脉冲信号生成单元的同步信号可以打断备同步脉冲信号生成单元的同步信号，但备同步脉冲信号生成单元的同步信号无法打断主同步脉冲信号生成单元的同步信号。

本发明实施例中，主同步脉冲信号生成单元和备同步脉冲信号生成单元故障过程的运行模式为，正常运行的主同步脉冲信号生成单元和备同步脉冲信号生成单元都主动进行相位检测，主同步脉冲信号生成单元检测备同步脉冲信号生成单元是否存在发起脉冲超时，备同步脉冲信号生成单元检测主同步脉冲信号生成单元是否存在发起脉冲超时，若相位检测超时，则需要进行余度切换。在这种情况下，若主同步脉冲信号生成单元相位检测超时，说明备同步脉冲信号生成单元同步信号故障，则主同步脉冲信号生成单元继续以主控地位正常运行。若备同步脉冲信号生成单元相位检测超时，说明主同步脉冲信号生成单元同步信号故障，则备同步脉冲信号生成单元从跟随地位切换到主控地位，并以主控地位继续运行。

本发明实施例中，本地同步信号发起单元和远端同步信号发起单元同步，并确认主同步信号发起单元和备同步信号发起单元之后，即可获得主、备两路时间对准的总线同步信号，此后，主、备两路同步信号被传送到同步信号接收单元，从而完成了双余度飞控计算机高速数据总线的同步信号的构建。以此两路同步信号为基础，完成同步的同步信号发起单元和同步信号接收单元之间划分数据传输的时间片段，并在约定的时间片段上完成数据的发送和接收。

本发明的双余度数据总线同步系统和方法，针对异步传输机制存在的不足，采用同步数据传输的数据传输方法，同步数据传输的前提是在多个不同的异步工作的板卡之间实现时间同步，本发明即是一种用于同步数据传输的总线同步方法，不同于已知的同步方法，本方法能够稳定无间断地在双余度飞控计算机的不同异步工作的板卡之间实现时间同步，并根据各个板卡的实际工作需求适当地简化系统架构，从而使不同的异步工作的板卡之间的同步数据传输成为一项简单易行的工作。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1. 一种双余度数据总线的同步系统，其特征在于，包括，两个同步信号发起单元、两个同步信号接收单元， 其中，

两个所述同步信号发起单元之间互为余度关系；

两个所述同步信号接收单元之间互为余度关系；

两个所述同步信号发起单元分别生成同步脉冲信号并进行同步，将同步后的主、备同步脉冲信号发送给所述同步信号接收单元；

两个所述同步信号接收单元，跟随所述同步信号发起单元生成的同步脉冲信号；

两个所述同步信号发起单元和两个所述同步信号接收单元，根据所述同步脉冲信号的相位，确定本地数据的发送时机和接收时机；

在处于主控地位的所述同步信号发起单元正常工作时，处于跟随地位的所述同步信号发起单元对处于主控地位的所述同步信号发起单元的同步脉冲信号进行相位检测，选择时机跟随处于主控地位的所述同步信号发起单元发起的同步脉冲信号；

两个所述同步信号发起单元，相互之间进行相位检测，若其中之一相位检测超时，则进行余度管理。

2.根据权利要求1所述的双余度数据总线的同步系统，其特征在于，两个所述同步信号发起单元，在启动时能够通过自动竞争建立同步关系，根据本地和远端的同步脉冲信号产生状态，或者在待机时间内检测到并跟随远端同步脉冲信号产生本地同步脉冲信号，或者在待机时间耗尽后独立产生本地同步脉冲信号并检测本地同步脉冲信号产生后所触发的远端的响应情况；以此机制建立主、备间的同步关系并确定主、备地位；若同步建立失败，主、备的任何一方都可以独立地产生同步脉冲信号；

处于主控地位的所述同步信号发起单元生成的同步脉冲信号能够打断处于跟随地位的所述同步信号发起单元生成的同步脉冲信号。

3.根据权利要求1所述的双余度数据总线的同步系统，其特征在于，所述同步信号发起单元，包括相位检测模块和第一脉冲发起模块，其中，

所述相位检测模块，对输入的同步脉冲信号进行相位检测，当检测输入的同步脉冲信号存在发起脉冲超时，则进行余度管理；

所述脉冲发起模块，其接受所述相位检测模块的控制，生成同步脉冲信号。

4.根据权利要求3所述的双余度数据总线的同步系统，其特征在于，所述相位检测模块，包括，第一触发器、第二触发器、反相器，以及逻辑与门，其中，

所述第一触发器，其时钟输入端与系统时钟信号相连接，触发输入端与同步脉冲信号相连接；其输出端分别与所述第二触发器的触发输入端、所述反相器的输入端相连接；

所述第二触发器，其时钟输入端与系统时钟信号相连接，输出端与所述逻辑与门的一个输入端相连接；

所述反相器的输出端与所述逻辑与门的另一个输入端相连接。

5.根据权利要求3所述的双余度数据总线的同步系统，其特征在于，所述脉冲发起模块，包括，同步逻辑单元、计数器，以及比较器，其中，

所述同步逻辑单元，其输入端分别连接来自外部输入的主备单元标志信号和异步同步脉冲信号，以及所述比较器输出的本地同步脉冲信号，输出端与所述计数器的输入端相连接，将同步有效标志信号发送给所述计数器；

所述计数器，其接收来自所述同步逻辑单元的同步有效标志信号并进行计数，并将计数结果发送给所述比较器；

所述比较器，其对所述计数器输出的计数结果进行判定，生成本地同步脉冲信号输出。

6.一种双余度飞控计算机，包括，母板以及扩展子板卡，其特征在于，所述扩展子板卡，采用权利要求1-5任一项所述的双余度数据总线的同步系统。

7.一种双余度数据总线的同步方法，包括以下步骤，

两个同步信号发起单元分别生成同步脉冲信号并进行同步信号发起单元之间的同步、确定同步信号发起单元的主备关系；

根据所述主备关系，确定输出的同步脉冲信号；

对所述同步脉冲信号进行相位检测，并根据检测结果进行余度管理；

所述对所述同步脉冲信号进行相位检测，并根据检测结果进行余度管理的步骤，还包括，两个所述同步信号发起单元，相互之间对同步脉冲信号进行相位检测，若其中之一相位检测超时，则进行余度管理。

8.根据权利要求7所述的双余度数据总线的同步方法，其特征在于，

所述两个同步信号发起单元分别生成同步脉冲信号并进行同步信号发起单元之间的同步、确定同步信号发起单元的主备关系的步骤，还包括，确定同步信号发起单元中的一个为主控地位，另一个处于跟随地位。