KR940007156B1 - 통신 네트워크상에서의 프로세서 동기화 기법 - Google Patents

Abstract

내용 없음.

Description

통신 네트워크상에서의 프로세서 동기화 기법

제1a도는 내지 제1c도는 본 발명이 적용되는 프로세서간 통신 네트워크의 구성도

제2도는 본 발명 개략적인 전체 흐름도,

제3도는 송신측에서의 프로세서 동기화를 위한 처리 흐름도,

제4도는 수신측에서의 프로세서 동기화를 위한 처리 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 주네트위크 2 : 1그룹부테트워크

3 : 부네트워크 4 : 프로세서군

5 : 통신노드

본 발명은 전전자 교환기와 같은 분산 제어구조의 시스템에서의 프로세서들 사이의 동기화 기법에 관한것이다.

분산제어 방식의 전전자 교환기는 다수의 프로세서들이 네트워크상에 접속되는 구조를 가지며 프로세서들은 네트워크를 통해 상호간 메세지들을 교환한다. 이 과정에서 메세지들은 흐름제어, 에러 제어, 통신링크제어등과 같은 복잡한 과정을 거친다. 네트워크 상의 통신 채널이 정상적이면 흐름 제어나 에러 제어와 같은 프로토콜 처리 과정을 거쳐 메세지의 송수신이 이루어질 것이다.

그러나 통신 채널상에서 어떤 프로세서가 b1정상적일 경우 프로토콜상의 불일치 현상이 발생할 것이고 그에 따른 복구가 어려워질 것이다. 따라서 비정상 반응을 하는 프로세서를 찾고 그에 대한 신속한 복구를 수행하는 수단, 즉 통신링크 제어 수단이 필요하다.

따라서 본 발명의 목적은 프로세서간 통신시 어느 한쪽 프로세서와의 통신 채널이 막힐 경우 그를 감지하고 빠른 시간내에 복구할 수 있도록 프로세서간의 통신을 지원하는 므로세서간 동기화 기법을 제공하는데있다.

상기 목적을 달하기 위하여 본 발명은, 메인 CPU와 메인 메모리를 구비한 주 보드 및, 타이머칩과DMA와 통신 프로토콜 제어칩과 CPU와 공유 메모리와 국부 메모리를 구비한 통신 제어보드를 포함하는 다수의 메인 프로세서와: CUP와 타이머칩과 DMA와 통신 프로토콜 제어칩과 메모리를 구비한 다수의 종속 프로세서를 수용하는 부 네트워크가 주 네트워크와, 그룹 부 네트워크간에 분산제어구조를 가지며 계층적으로 연결된 통신 시스템내에 수용된 프로세서간 통신을 위한 동기와 방법에 있어서, DMA와 통신 프로토콜 제어칩의 송수신부, 메모리에 위치하는 프로세서 윈도우 및 전송 큐를 초기화하는 제1단계와, 외부프로세서에서 비동기척으로 송신되는 메시지들을 수신하기 위하여 DMA 및 통신 프로토콜 제어칩의 수신부를 구동시키고, 송신측 프로세서에서 동기화의 필요를 탐지하기 위해 리얼타임클럭을 지원하는 타이머 칩의 초기화릍 수행하여 주기적인 리얼타임클럭을 구동시키는 제2단계와, 프로토콜 불일치를 방지하기 위하여 프로세서간 통신을 원하는 특정 메인(종속) 프로세서는 자신이 동작되면서 다른 메인(종속) 프로세서들에게 자신과 통신을 재개할 수 있음을 알리는 시스템 메세지를 DMA와 통신 프로토콜 제어칩의 송신부를구동시켜 전송하는 제3단계와, 통신 재개 메세지를 수신한 프로세서들은 송신측 프로세서에 대응하는 윈도우에 대한 초기화를 수행하는 제4단계와, 정상적인 송수신 메시지를 송신하고, 메세지 송신후 대기 상태에서 상대 프로세서가 정상 혹은 비정상인가를 리얼타임클럭 이벤트시 마다 검사하고 '비 연결' 타임아웃드에 도달했는가를 검사하는 제5단계와, 상기 제5단계의 검사결과, '비 연결' 타임아웃에 도달하지 않으면 상대프로세서로 응답요구를 보내고 상기 제4단계로 리턴하여 정상 메시지가 수시되면 동기상태로 판단하고,'비 연결' 타임아웃에 도달하면 상대 프로세서를 비연결 상태로 판단하고 일정주기로 감시 메시지를 보내 응답 메시지가 수신되면 동기된 것으로 판단하고 제6단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제la도 내지 제1c도는 본 발명이 적용되는 하드웨어 환경의 구조도로서, 제1a도는 프로세서간 정보 통신경로를 보여주는 전전자 교환시스템의 통신 네트워크(이하, 네트워크라함)의 구성도이고, 제1b도는 메인프로세서(MP)의 하드웨어 구성도, 제1c도는 종속 프로세서의 하드궤어 구성도를 각각 나타낸다.

제1a도에 도시한 바와 같이 네트위크는, 계층 구조를 가지며 주 네트위크(1), 그룹 부 네트워크(2), 그리고 부 네트워크(3)카 상호 연결된 구조를 갖는다. 네트워크의 단말(4)은 메인 프로세서(MP)군과 그 메인 프로세서에 종속인 프로세서(PP)군으로 이들은해당 노드(5)에 연결된다. 통신의 방향은 양방향으로 비동기적 통신이 가능하며 메세지들은 미리 정해진프로토콜에 의해 네트위크를 따라 송수신된다. 각 메인 프로세서(MP)들이나종속 프로세서(PP)들은통신을 원하는 송수신 프로세서를에 대응하는윈도우를 가지고있으며 이를 통신이 시작되면서부터정상적이거나 비정상적인 경우에 관계없이 윈도우에 의해 동기를 맞추게 된다.

제1b도에 도시한 바와 같이, 메인 프로세서(MP)는 CPU 및 메모리보드에 해당하는 주 보드(10)와 종속보드로서 외부 프로세서와의 통신을 담당하는 통신 제어보드(20)를 구비하며, 상기 주 보드(10)와 통신 제어보드(20)는 상호간에 시스템 버스로 연결된다.

주 보드(10)애서는 운영체제와 응용 프로그램이 연등하여 수행되는데 이들은 메모리(11)에 상주하여CPU(12)의 제어를 받는다.

종속 보드인 통신제어보드(20)는 프로세서간 통신을 위하여 통신 네트워크와의 정합을 위한 DMA(24)와 신 프로토콜 칩(26)을 내장하고 있으며, 리필 타임 클럭 관리를 위한 타이머 칩(23)과 통신 프로토콜 처리 및 신 프로세서 동기와에 관련된 윈도우 구조와 전송 큐를 유지하는 메모리(25)를 구비한다. CPU 및 메모리 보드인 주 보드(10)와 통신 제어보드(20)와의 통신은 시스템 버스에 연결된 공유 메모리(21)내의 큐를 통하여 이루진다. 통신 제어보드(20)내의 CPU(22)는 통신노드와 주 보드(10)간의 전체적인 통신기능을 제어한다.

제1c도는 종속 프로세서(PP)의 하드웨어 구성도이다.

종속 프로세서(PP)에서는 실시간 처리에 적합한 초소형 커널과 그 프로세서의 고유기능과 관련된 응용프로그램이 수행되며, CPU(31)는 이를 제어한다.

종속 프로세서는 프로세서간 통신을 위하여 통신 네트위크와의 정합을 위한 DMA(34)와 통신 프로토콜칩(35)을 구비하고 있으며, 리얼타임클럭 관리의한 타이머칩(33)과 통신 프로토콜 처리, 동기화와 관계되는윈도우 구조들과 전송 큐를 저장 할 수 있는 메모리(32)를 구비한다.

제2도는 본 발명 즉, 네트워크 내의 프로세서간 동기화를 수행하는 개략적인 전체 흐름도이다.

프로세서 동기화란 임의의 메인 프로세서, 혹은 종속 프로세서가 프로세서 로딩후 초기화 과정에서 또는일시적인 통시 두절시 행해지는 절차로서, 양방향 통신시 통신 프로토콜의 불일치를 해결하는 일련의 처리과정으로 정의될 수 있다.

초기화시 외부 프로세서와의 통신을 위해서는 통신에 관련된 하드웨어 및 관련 자료 구조들을 초기화 상태에 두어야 한다.

그러므로, 우선적으로 통신 노드와의 정합부 초기화를 거쳐 DMA(제1b도의 24, 제1c도의 34)와 통신 프로토콜 제어칩(제1b도의 26, 제1c도의 35)의 송수신부를 초기화 한다. 이때, 통신 프로토콜 제어칩의 수행환경은 포인트-투-포인트(point-to-point) 통신 및 다중통신(멸티캐스팅, 브로드캐스팅)모드로 송수신이 가능하도록 수행환경이 설정된다. 프로세서 동기화를 위해 프로토콜 소프트웨어에 의해 사용되는 메시지들은 DMA와 통신 프로토콜 제어칩의 연등하에 통신 네트위크를 통해 해당 목적시 프로세서로 전송된다.

그리고, DMA 및 통신 프로토콜 제어칩 초기화 후, 메모리에 위치하는 프로세서 윈도우 및 전송 큐(제1b도의 25, 제1c도의 32)를 초기화 한다(91,92).

이후, 외부 프로세서에서 비동기적으로 송신되는 메시지들을 수신하기 위하여 DAM 및 통신 프로토콜제어칩의 수신부를 구동시킨다(93).

프로세서 동기화의 필요는 송신측 프로세서에 의해 탐지되는데, 송신측 프로세서는 이를 위해 특정한 주기의 리얼타임클럭을 사용한다. 이를 위해 리얼타임클럭을 지원하는 타이머칩(제1b도의 23, 제1도 33)의초기화를 수행하여 주기적인 리얼타임 클럭을 구동시킨다(94)

상기와 같은 전반적인 초기화 과정을 수행하고 나면, 외부와의 통신이 가능해진다.

한편, 외부 프로세서들은 현재 초기화된 프로세서들에 대해 이전의 진행상태를 유지할 수 있는데, 이럴경우 프로토콜 불일치 현상이 필연적으로 발생한다. 이를 방지하기 위해 프로세서간 통신을 원하는 특정 메인 또는 종속 프로세서는 자신이 동작 되면서 다른 메인 프로세서(MP)들 혹은 종속 프로세서(PP)들에게자신과 통신을 재개할 수 있음을 알리는 시스템 메세지를 전송한다.

통신재개 시스템 메시지는 DMA(제1b도의 24, 제1c도의 34)와 통신 프로토콜 제어칩(제1b도의 26, 제1c도의 35)의 송신부를 구동시켜 전송한다.

통상 메인 프로세서들은 그룹 브로드캐스팅(broadcasting) 방식(100)을 통해 알리며 메인 프로세서에 종속적인 종속 프로세서(PP)들은 멀티캐스팅(multicasting) 방식(1O1)을 통해 상호 프로세서간 동기화를 수행한다. 각 메인 프로세서 혹은 종속 프로세서들은 통신 가능한 프로세서들의 윈도우를 가지며 메세지를 통한 프로세서간 통신은 이들 윈도우를 이용하여 수행한다:

수신측 입장에서는 초기화 과정에서 포인트-투-포인트 통신과 다중 통신이 가능하게 수신 모드가 설정되어있으므로 동기화를 수행하기 위해 자신에게 전송된 브로드캐스팅 및 멀티캐스팅 메세지 수신이 가능하다.

브로드캐스팅 혹은 멀티캐스팅메세지를 수신한 프로세서들은 송신측 프로세서에 대응하는 윈도우에 대한초기화를 수행함으로써 프로세서 동기화를 마치며 이 과정은 이후에 제4도에서 설명하기로 한다.

일단 프로세서 동기화를 끝내면 수신 절차와 송신절차를 반복수행하게 된다(102,103). 상호 프로세서 윈도우가 동기화 되면 이때부터 프로세서를 사이에 메세지 통신이 가능하다, 예를 들면, 제1a도와 같은 네트워크 구조하에서 메인 프로세서들 사이에 혹은 같은 부 네트워크(3)내의 메인 프로세서와 그 종속 프로세서들 사이에 포인트-투-포인트 방식의 통신의 가능하다. 이 과정에서 흐름 제어 및 에러 제어, 링크 관리및 통제등과 같은 복잡한 프로트를 처리가 이루어지며 에러가 없는 메세지 프레임이 송수신되어 사용자 프로그램으로 전달된다.

그러나, 쌍방간 메세지를을 통신하는 과정에서 어느 한쪽이 비정상적일 경우, 즉 메세지 송수신이 불가능할 경우 정상적인 다른 프로세서는 그 상황을 어떤 방법을 통해 인지하고 또 어떻게 동작하여야 할 것인가하는 문제가 대두된다.

따라서 상대방이 비정상 상황을 인식할 수 있는 방법과 그 다음 동작에 대한 결정 방법이 필요하다.

제3도는 제2도의 송신과정(103)을 세부적으로 기술한 흐름도이며, 양방향 통신시 정상적으로 메세지들을 송신하는 프로세서에서 다른 프로세서가 비정상적이라고 판단하는 과정을 보여준다.

여기서, 메시지 전송은 포인트-투-포인트 방식이며, DMA(제1b도의 24, 제lc도의 34)와 통신 프로토콜 제어칩(제1b도의 26, 제1c도의 35)을 연동하여 수행한다.

먼저, 송신측은 전송할 메세지가 있으면 메세지를 송신한 후 목적지 프로세서에 대응하는 송긴 윈도우에등록한다. 한 송신측에서 순간적으로 최대로 전송할 수 있는 메세지 프레임 갯수는 트래픽 특성을 고려한최대 n개(8개 보다 작은 값)이며 이 상태에서 송신대기 상태에 있게 된다(10). n개 메세지들을 송신하고 대기 상태에 있는 이유는 흐름 제어와 에러 제어 및 재전송을 지원하기 위해서이다. 송신 대기 상태는 메세지 프레임들을 받은 상대 프로세서에서 양방향 통신일 경우 피기 백킹(piggybacking), 단방향 통신일 경우승인(이하, ACK라항) 메세지에 의해 대기 상태를 벗어나 송신 가능 상태로 간다·만일, 상대 프로세서로부터 피기 백(piggyback)이나 ACK 메세지가 도달되지 않는 경우 특정 리얼타임클럭 이벤드가 발생하기를기단린다(11). 이때, 리얼타임 이벤트는 타이머 칩(제1b도의 23, 제1c도의 33)에 의해 인터럽트로 구동된다.

리얼타임 이벤트가 발생하면 타임 아웃 카운터가 ACK 요구를 위한 일정치에 도달되었는가를 검사한다.도달되었으면 다음 리얼타임 이벤트를 대기한다(l3). 만약 도달하였고 통신 채널 타임 아웃 값보다 작으면(14) ACK 응답요구를 위한 메세지를 송출하고(15). 리얼타임클럭 이벤트 대기로 천이한다(16). 타임 아웃카운터가 통신 채널 타임아웃 카운터보다 작지 않으면 해당통신 프로세서는 비정상이므로 '비 연결'모드로전환시키고, 해당 프로세서의 송수신 윈도우 초기화 및 전송 큐를 해제한다(17).

해당 통신 프로세서가 종속 프로세서로 이중화 되어 있을 경우 이중화로 살아있는 다른 종속 프로세서에계 상황 조치를 위한 메세지를 송출한다(19). 일단 '비 연결'모드로 전환된 프로세서는 통신 채널이 복구될때까지 폴링하게 되며 이를 위해 폴링 주기를 대기하는 상태에 있게 된다(21).

폴링 주기 이벤트가 발생하면(2l) 폴링 주기를 만족하는가를 검사한다(22). 만족하지 않으면 다음 폴링주기 이벤트가 발생 하기를 기다린다(26). 폴링 주기를 만족하는 경우 감시 메세지를 송출(23)하고 폴링 주기 카운터를 초기화 시킨 후(24) 다음 폴링 주기 이벤트 대기 상태로 들어간다(25).

제4도는 제2도의 수신 과정에서 네트워크 상의 프로세서 동기를 위한 동작을 보여주는흐름도이다.

제4도에 도시된흐름도의 수행방식은 폴링이며, 프로세서 동기화를 위해 자신에게 전송되어온 각종 메시지들은 통신 프로토콜 제어칩(제lb도의 26, 제1c도의 35)와 DMA(제1b도의 24, 제1c도의 34)의 연동하여 수신부로 입력된다.

수신 대기 상태에서 제2도의 통신 시작 메세지나 제3도의 감시 메세지를 수신할 경우(31,32) 해당 윈도우를 초기화시키는 프로세서 동기화를 수행한다(35). 일단 프로세서 동기화를 수행하면 메세지 유형을 조사한다(36) 메세지 유형이 감시 메세지이면 숭출한 프로세서로 통신 채널이 복구되었음을 알리는 희귀 메세지를 전송한다(37). 메세지 유형이 시작 메세지이면 우선 송출한 프로세서가 종속 프로세서인가를 조사한다(38). 종속 프로세서가 이중화인 경우는 통보 메세지를 송출한다(39). 만약, 이중화 프로세서인 경우는 통보 메세지(40) 및 이중화로 구성된 다른 종속 프로세서로 동기 및 필요한 조치를 요구하는 메세지를 송출한다(41) 상기 과정을 마치면 해당 프로세서를 통해 통신 재개 모드로 전환(42)한다 수신 대기 상태(30)에서 통보 및 희귀 메세지를 수신한 경우(33,34) 프로세서 동기화를 수행하고(44) 통신 재개모드로 전환한다(45). 상기 과정이 끝나면 수신 대기 상태로 간다(43,46)

따라서, 상기와 같은 처리결과로 동작하는 본 발명은 분산제어 구조의 시스템에서 프로세서들 사이의 동기화를 효율적으로 수행할 수 있는 적용효과가 있다.

Claims (2)

1. 메인 CPU(12)와 메인 메모리(11)를 구비한 주 보드(10) 및, 타이머칩(23)과 DMA(24)와 통신 프로토콜 제어칩(26)과 CPU(22)와 공유 메모리(21)와 국부 메모리(25)를 구비한 통신 제어보드(20)를 포함하는 다수의 메인 프로세서(MP)와, CPU(31)와 타이머칩(33)과 DMA(34)와 통신 프로토콜 제어칩(35)과 메모리(32)를 구비한 다수의 종속 프로세서(PP)를 수용하는 부 네트워크(2)가 주 네트워크(1)와, 그룹 부네트워크(2)간에 분산제어 구조를 가지며 계층적으로 연결된 통신 시스템내에 수용된 프로세서간 통신을 위한 동기화 방법에 있어서, DMA(24,34)와 통신 프로토콜 제어칩(26,35)의 송수신부, 메모리에 위치하는프로세서 윈도우 및 전송 큐(25,32)를 초기화하는 제1단계와, 외부 프로세서에서 비동기적으로 송신되는메시지들을 수신하기 위하여 DMA 및 통신 프로토콜 제어칩의 수신부를 구동시키고, 송신측 프로세서에서동기화의 필요를 탐지하기 위해 리얼타임클럭을 지원하는 타이머칩(23,33)의 초기화를 수행하여 주기적인리얼타임클럭을 구동시키는 제2단계와, 프로토콜 불일치를 방지하기 위하여 프로세서간 통신을 원하는 특정 메인(종속) 프로세서는 자신의 동작되면서 다른 메인(증속) 프로세서들에게 자신과 통신을 재개할 수 있음을 알리는 시스템 메세지를 DMA[24,34)와 통신 프로도콜 제어칩(26,35)의 송신부를 구동시켜 전송하는 제3단계와, 통신재개 메세지를 수신한 프로세서들은 송신측 프로세서에 대응하는 윈도우에 대한 초기화를 수행하는 제4단계와, 정상적인 송수신 메시지를 송신하고, 메세지 송신후 대기 상태에서 상대 프로세서가정상 혹은 비정상인가를 리얼타임클럭 이벤트시 마다 검사하고 '비 연결' 타임아웃에 도달했는가를 검사하는제5단계와, 상기 제5단계의 검사결과, '비 연결' 타임아웃에 도달하지 않으면 상대 프로세서로 응답요구를보내고 상기 제4단계로 리턴하여 정상 메시지가 수신되며 동기상태로 판단하고, '비 연결' 타임아웃에 도달하면 상대 프로세서를 비연결 상태로 판단하고 일정주기로 감시 메시지를 보내 응답 메시지가 수신되면 동기된 것으로 판단하는 제6단계를 포함하는 것을 특정으로 하는 통신 네트워크 상에서의 프로세서간 동기화기법
2. 제1항에 있어서, 상기 제6단계 있어서, '비 연결' 상태로 판단된 프로세서가 종속 프로세서일 경우다른 이중화 종속 프로세서를 대상으로 동기화를 추진하는 단계를 더 포함하는 것을 특정으로 하는 통신 네트워크 상에서의 프로세서간 동기화 기법