KR100350456B1 - 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법 - Google Patents

교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법 Download PDF

Info

Publication number
KR100350456B1
KR100350456B1 KR1020000014778A KR20000014778A KR100350456B1 KR 100350456 B1 KR100350456 B1 KR 100350456B1 KR 1020000014778 A KR1020000014778 A KR 1020000014778A KR 20000014778 A KR20000014778 A KR 20000014778A KR 100350456 B1 KR100350456 B1 KR 100350456B1
Authority
KR
South Korea
Prior art keywords
ipc
error
processors
error check
communication
Prior art date
Application number
KR1020000014778A
Other languages
English (en)
Other versions
KR20010090134A (ko
Inventor
이우준
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000014778A priority Critical patent/KR100350456B1/ko
Publication of KR20010090134A publication Critical patent/KR20010090134A/ko
Application granted granted Critical
Publication of KR100350456B1 publication Critical patent/KR100350456B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/10—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/12—Counting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 교환시스템에서 프로세서간 가변적 IPC 에러 검사방법에 있어서, 상기 프로세서간 IPC 통신중 IPC 에러가 발생하지 않는 경우에는 시스템 초기화시 설정되어 있는 일정 주기로 IPC 에러 검사를 수행하는 과정과, 상기 프로세서간 IPC 통신중 IPC 에러가 발생하는 경우에는 상기 정상 IPC 통신시의 IPC 에러 검사 주기보다 짧은 주기로 IPC 에러 검사를 수행하는 과정을 포함하여 구성함을 특징으로 한다.

Description

교환시스템에서 프로세서간 아이피시 통신시 가변적 아이피시 에러 검사 및 복구방법{METHOD FOR RECOVERING AND CHECKING IPC ERROR ON INTER PROCESSOR COMMUNICATION IN A EXCHANGE}
본 발명은 교환시스템의 프로세서간 IPC(Inter-Processor Communication)에 관한 것으로, 특히 IPC를 HDLC(High-level Data Link Control) 형태로 수행하는 교환시스템의 프로세서간 가변적 IPC에러 검사 및 복구방법에 관한 것이다.
교환시스템에서는 프로세서간 통신, 즉 IPC의 신뢰성 확보가 중요하다. 이를 위해 교환시스템의 프로세서간에는 주기적으로 IPC통신시 H/W 또는 S/W장애로 인한IPC 에러의 발생을 주기적으로 검사하여 이를 복구시키고 있다.
그러나 상기 종래 프로세서간 IPC 통신시 IPC 에러를 검사하는 방법은 프로세서간 IPC 에러 발생여부에 관계없이 항상 동일한 검사주기를 가지고 IPC 에러 검사를 수행하도록 되어 있어, IPC 에러 발생이 거의 없는 안정된 교환시스템의 프로세서간의 IPC통신에 있어서는 잦은 IPC 에러검사로 인한 프로세서의 로드가 증가되는 문제점이 있었다.
따라서 본 발명의 목적은 교환시스템의 프로세서간 IPC에러 검사의 주기를 교환시스템의 특성에 따라 가변적으로 운용함으로써 프로세서의 IPC에러 검사로 인한 로드를 줄일 수 있도록 하는 가변적 IPC 에러 검사 및 복구방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 교환시스템에서 프로세서간 가변적 IPC 에러 검사방법에 있어서, 상기 프로세서간 IPC 통신중 IPC 에러가 발생하지 않는 경우에는 시스템 초기화시 설정되어 있는 일정 주기로 IPC 에러 검사를 수행하는 과정과, 상기 프로세서간 IPC 통신중 IPC 에러가 발생하는 경우에는 상기 정상 IPC 통신시의 IPC 에러 검사 주기보다 짧은 주기로 IPC 에러 검사를 수행하는 과정을 포함하여 구성함을 특징으로 한다.
도 1은 본 발명의 실시 예에가 적용되는 교환시스템내 프로세서간 IPC 네트웍 구성도,
도 2는 본 발명의 실시 예에 따른 가변적 IPC 에러 검사 및 복구를 위한 처리 흐름도.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 본 발명의 실시 예가 적용되는 교환시스템에서 FPRA와 FPHA프로세서간 IPC 통신 네트웍 구성을 도시한 것이다. 상기 도 1을 참조하면, FPRA프로세서(102)내 CPU(108)는 시스템 초기화시 IPC 송신 타스크(Task)와 IPC 수신 타스크를 생성하며, 상기 IPC 송신 타스크를 통해 IPC 에러 검사 메시지를 생성시킨다. IPC 송/수신부(112)는 상기 CPU(108)의 제어에 따라 상기 IPC 에러 검사 메시지를 FPHA프로세서들(104,106)로 송신하며, 상기 FPHA프로세서들(104,106)로부터 수신되는 상기 IPC 에러 검사 메시지를 SCC(Serial Communication Control)부(110)를 통해 CPU(108)로 인가시킨다. 그러면 CPU(108)는 상기 송신된 IPC 에러 검사 메시지의 수신여부를 표시하는 상기 IPC 수신 타스크의 IPC 에러 검사 메시지 수신 플래그(rcv_flag)를 검사하여 IPC 에러 발생여부를 검사한다. 상기 IPC 송신 타스크와 IPC 수신 타스크에는 IPC 에러 검사 메시지를 송신했음을 표시하는 IPC 에러 검사 메시지 송신 플래그(chk_flag)와 IPC 에러 검사 메시지 수신 플래그(rcv_flag)가 각각 구비되는데 상기 IPC 송/수신 타스크는 IPC 에러 검사 메시지의 송/수신 상태를 상기 플래그에 서로 다른 논리값으로 표시한다. 즉,CPU(108)는 상기 IPC 송신 타스크에 구비되는 IPC 에러 검사 송/수신 플래그의 논리값을 검사하여 IPC 에러 발생여부를 판단하게 된다. SCC부(110)는 CPU(108)와 IPC송/수신부(112)간 송/수신되는 IPC 메시지를 인터페이싱한다.
도 2는 본 발명의 실시 예에 따른 교환시스템의 프로세서간 가변적 IPC 에러 검사 및 복구를 위한 처리 흐름을 도시한 것이다. 상기 도 2의 처리 흐름에 따른 동작은 상기 FPRA프로세서내 CPU에 의해 수행되도록 한다. 이하 상기 도 1 및 도 2를 참조하여 본 발명의 실시 예를 상세히 설명한다.
먼저 교환기의 전원 "온"되어 교환시스템이 초기화되는 경우 FPRA 프로세서의 CPU(108)는 상기 도 2의 (200)단계에서 이에 응답하여 (202)단계로 진행해서 프로세서간 IPC통신을 위한 IPC 송신 타스크를 생성하고, IPC 에러 검사 메시지 송신 플래그(chk_flag)의 초기 논리값을 로우(Low) 즉, "0"으로 설정한다. 이어 CPU(108)는 (204)단계로 진행하여 IPC 수신 타스크를 생성하고 IPC 에러 검사 메시지 수신 플래그(rcv_flag)의 초기 논리값을 상기 IPC 에러 검사 메시지의 수신 플래그와 동일하게 "0"으로 초기에 설정한다. 이어 CPU(108)는 (206)단계로 진행하여 IPC 송신 플래그(chk_flag)의 논리값을 IPC 수신 플래그(rcv_flag)의 논리값으로 치환시키고, (208)단계로 진행해서 상기 IPC 송신 플래그의 논리값이 "0"인지 여부를 검사한다. 상기에서 본 발명의 실시 예에서는 상기 IPC 송/수신 플래그의 논리값이 "1"인 경우 IPC 에러 검사 메시지를 송/수하였음을 의미하도록 설명하고 있으나, 이는 사용자의 알고리즘 설계에 따라 변경실시 가능하다. 이때 만일 상기 IPC 송신 플래그의 논리값이 "0"이면 CPU(108)는 이에 응답하여 상기 (208)단계에서(220)단계로 진행해서 IPC 송신 플래그와 IPC 수신 플래그의 논리값을 모두 "1"로 설정시킨다.
이와 달리 상기 (208)단계에서 상기 IPC 송신 플래그값이 "1"이면 CPU(108)는 (210)단계로 진행해서 IPC 에러 카운트(chkerr_cnt)의 값을 "1"만큼 증가시킨다. 상기 IPC 에러 카운트라 함은 IPC 송신 타스크가 생성되어 IPC 에러 검사 메시지의 송신 시작되는 경우 송신된 IPC 에러 검사 메시지가 수신되지 않은 회수를 의미하며, 전원이 "온" 되어 IPC 송신 타스크가 생성될 때 초기값이 "0"으로 설정되었다가 IPC 에러 발생때마다 "1"만큼씩 증가된다. 이어 CPU(108)는 (212)단계로 진행하여 상기 IPC 에러 카운트가 "3"보다 크거나 같은지 여부를 검사한다. 즉 IPC 에러 발생이 연속 3회 이상되는지 여부를 검사하는 것이다.
이때 만일 상기 IPC 에러 카운트가 "3"보다 작으면 CPU(108)는 상기 (220)단계로 진행한다. 이와 달리 상기 IPC 에러 카운트가 "3"크면 CPU(108)는 (214)단계로 진행하여 상기 IPC 에러 카운트가 "5"를 초과하는지 여부를 검사한다. 이때 만일 상기 IPC 에러 카운트가 "5"를 초과하지 않는 경우 CPU(108)는 (216)단계로 진행하여 IPC 통신 에러가 H/W상의 문제로 판단하고, IPC 송/수신부(112)를 리스타트시킨다. 또한 상기 IPC 에러 카운트가 "5"를 초과하는 경우 CPU(108)는 (218)단계로 진행하여 CPU(108) 자체를 리스타트시켜 IPC 에러를 복구하게 된다. 상기 설명에서는 IPC 송/수신부(112)와 CPU(108)의 리스타트시점을 IPC 에러가 연속 3회 또는 5회 발생하는 경우를 예로 들어 설명하였으나, 상기 IPC 에러 발생 회수의 설정은 사용자에 의해 변경실시 가능하다. 이어 CPU(108)는 상기 (220)단계로 진행하여IPC 송신 플래그 및 IPC 수신 플래그값을 "1"로 리셋시킨다. 그런 후 CPU(108)는 (222)단계로 진행하여 상기 IPC 송신 타스크를 통해 IPC 에러 검사 메시지를 FPHA프로세서들(104,106)로 송신하고, 상기 FPHA프로세서들(104,106)로부터의 상기 IPC 에러 검사 메시지의 수신을 대기한다. 상기에서 IPC 에러 검사 메시지는 IPC 메시지 포맷상 목표 주소(Target address)가 상기 FPRA(102) 자체 주소로 설정되어 송신되기 때문에 상기 FPHA프로세서들(104,106)로부터 반려되어 다시 FPRA(102)로 수신되도록 미리 설정되어 있다.
이때 만일 상기 송신된 IPC 에러 검사 메시지가 미리 설정된 일정 시간이 경과하도록 수신되지 않는 경우 CPU(108)는 IPC 에러 발생으로 판단하고 (224)단계에서 이에 응답하여 (226)단계로 진행해서 IPC 송신 타스크의 IPC 에러 검사 주기를 "50ms"으로 IPC 에러발생 전의 검사 주기보다 짧게 설정한 후, 상기 (206)단계로 돌아가서 다시 IPC 에러 검사를 수행한다. 이와 달리 상기 (224)단계에서 상기 송신된 IPC 에러 검사 메시지가 미리 설정된 일정 시간이내에 수신되는 경우 CPU(108)는 IPC 에러가 발생하지 않은 것으로 판단하고 (228)단계로 진행하여 IPC 송신 타스크의 IPC 에러 검사 주기를 "200ms"으로 설정하고 상기 (204)단계로 돌아간다.
따라서 IPC 에러 발생여부에 따라 IPC 에러 검사 메시지의 송신주기를 가변적으로 할 수 있음으로써 잦은 IPC 에러 검사 수행으로 인한 CPU의 로드발생을 방지할 수 있게 된다.
상술한 바와 같이 본 발명은 간결한 코드로 HDLC 형태의 IPC 데이터 에러 검사가 가능하며 시스템의 성능 및 특성에 따라 에러 검사 주기를 가변적으로 결정할 수 있으며 에러 발생시에는 정상시와 다른 주기로 에러 검사를 수행하도록 하여 평상시에는 CPU의 로드를 고려하여 적당한 시간간격으로 에러 검사를 수행하다가 일단 에러가 발생되면 그 검사 시간을 빠르게 하여 여러번 IPC 에러를 검사함으로써CPU의 부담은 줄이면서도 에러 검사의 신뢰도는 높이는 이점이 있다.

Claims (5)

  1. 복수개의 프로세서를 포함한 교환시스템에서 상기 프로세서 각각에 구비되며 상기 프로세서간 IPC 통신중 에러 검사를 수행하는 CPU가 상기 프로세서간 IPC 에러를 검사하는 방법에 있어서,
    상기 프로세서간 IPC 통신중 상기 IPC 에러가 발생하지 않는 경우에는 상기 교환시스템의 초기화시 설정되어 있는 정상 주기로 IPC 에러 검사를 수행하는 과정과,
    상기 프로세서간 IPC 통신중 상기 IPC 에러가 발생하는 경우에는 상기 정상 주기보다 짧은 주기로 상기 IPC 에러 검사를 수행하는 과정을 구비함을 특징으로 하는 교환시스템에서 프로세서간 가변적 IPC 에러 검사방법.
  2. 제1항에 있어서, 상기 IPC 에러 검사를 수행하는 과정은,
    상기 교환시스템 초기화시 IPC 송/수신 타스크를 생성시키는 과정과,
    상기 IPC 통신중 상기 정상 주기로 IPC 에러 검사 메시지를 송신하는 과정과,
    상기 송신된 IPC 에러 검사 메시지의 수신여부를 검사하여 상기 송신된 IPC 에러 메시지가 수신되지 않으면 IPC 에러 발생으로 판단하는 과정으로 구성됨을 특징으로 하는 교환시스템에서 프로세서간 가변적 IPC 에러 검사 방법.
  3. 제2항에 있어서, 상기 IPC 에러 발생 판단 과정은,
    상기 IPC 송/수신 타스크의 IPC 에러 검사 메시지 송신 플래그 및 IPC 수신 플래그가 에러가 발생하지 않았음을 표시하는 제1논리값으로 초기에 설정되도록 하는 과정과,
    상기 IPC 송/수신부로부터 타 프로세서로 송신된 IPC 에러 검사 메시지가 일정 시간이 경과하도록 수신되지 않으면 상기 IPC 송/수신 타스크의 IPC 송/수신 플래그가 에러가 발생했음을 표시하는 제2논리값으로 설정되도록 하는 과정으로 구성됨을 특징으로 하는 교환시스템에서 프로세서간 가변적 IPC 에러 검사 방법.
  4. 교환시스템에서 프로세서간 IPC 통신시 에러 복구방법에 있어서,
    상기 프로세서간 IPC 통신시 IPC 에러 발생여부를 검사하는 과정과,
    상기 IPC 에러 발생회수를 카운트하는 과정과,
    상기 IPC 에러 발생 카운트수가 제1기준회수이상이면 IPC 송/수신부를 리스타트시키는 과정과,
    상기 IPC 에러 발생 카운트수가 상기 제1기준회수를 초과하여 제2기준회수이상이면 CPU를 리스타트시키는 과정으로 구성됨을 특징으로 하는 교환시스템에서 IPC 통신시 에러 복구방법.
  5. 제4항에 있어서, 상기 IPC 에러 발생 카운트 과정은,
    상기 IPC 통신중 미리 설정된 일정 주기로 IPC 에러 검사 메시지를 송신하는 과정과,
    상기 송신된 IPC 에러 검사 메시지의 수신여부를 검사하여 상기 송신된 IPC 에러 검사 메시지가 수신되지 않으면 IPC 에러 발생으로 판단하는 과정과,
    상기 IPC 에러 발생회수를 내부 카운터를 통해 카운트하는 과정으로 구성됨을 특징으로 하는 교환시스템에서 IPC 통신시 에러 복구방법.
KR1020000014778A 2000-03-23 2000-03-23 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법 KR100350456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000014778A KR100350456B1 (ko) 2000-03-23 2000-03-23 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000014778A KR100350456B1 (ko) 2000-03-23 2000-03-23 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법

Publications (2)

Publication Number Publication Date
KR20010090134A KR20010090134A (ko) 2001-10-18
KR100350456B1 true KR100350456B1 (ko) 2002-08-28

Family

ID=19657834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000014778A KR100350456B1 (ko) 2000-03-23 2000-03-23 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법

Country Status (1)

Country Link
KR (1) KR100350456B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726616B1 (ko) * 2005-07-07 2007-06-11 에스케이 텔레콤주식회사 비이상적인 ｉｓｕｐ 메시지 발생 감시 방법

Also Published As

Publication number Publication date
KR20010090134A (ko) 2001-10-18

Similar Documents

Publication Publication Date Title
US7411973B2 (en) System and method for interfacing with a management system
CN101984573B (zh) 分布式实现lacp标准状态机的方法及系统
US20030014517A1 (en) Alerting system, architecture and circuitry
US20030097610A1 (en) Functional fail-over apparatus and method of operation thereof
US20100262859A1 (en) System and method for fault tolerant tcp offload
EP3675398B1 (en) Check code processing method, electronic device, and storage medium
JP3454297B2 (ja) ネットワーク・スイッチ間のリンクをテストするための方法および装置
US5021777A (en) Mode-selectable communications system
AU710241B2 (en) Link protocol for transferring data between processors
KR100350456B1 (ko) 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법
US20020018480A1 (en) Multiprocessor network node failure detection and recovery
US10230625B2 (en) Information processing apparatus, information processing system, and communication device
CN111597017B (zh) 双微处理器同步控制方法
JP4572138B2 (ja) サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法
US10891242B2 (en) Embedded USB2 (eUSB2) repeater operation
CN112153113A (zh) 提升主机接口数据传输质量的方法、系统、设备、产品
CN111712801A (zh) 具有联网功能的设备
KR100428765B1 (ko) 비동기 전송 모드에서의 관리 정보 전송 시스템 및 방법
CN115016977B (zh) 一种异构多核电力芯片分级复位控制方法及系统
US11693445B2 (en) Electronic system, corresponding method of operation and electronic device
JP2001297016A (ja) 命令実行システム
KR940007156B1 (ko) 통신 네트워크상에서의 프로세서 동기화 기법
EP1193597A2 (en) Multiprocessor network node failure detection and recovery
KR19980061833A (ko) 전전자 교환기의 스탠바이 프로세서의 자기진단 방법
JP2004080397A (ja) Ｌａｎ監視機能を備えたｓｎｍｐエージェント

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee