KR920014082A - 통신 네트위크상에서의 프로세서 동기화 기법 - Google Patents
통신 네트위크상에서의 프로세서 동기화 기법 Download PDFInfo
- Publication number
- KR920014082A KR920014082A KR1019900022882A KR900022882A KR920014082A KR 920014082 A KR920014082 A KR 920014082A KR 1019900022882 A KR1019900022882 A KR 1019900022882A KR 900022882 A KR900022882 A KR 900022882A KR 920014082 A KR920014082 A KR 920014082A
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- message
- synchronization
- communication
- subordinate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Computer And Data Communications (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 프로세서간 통신 네트워크의 구성도, 제2도는 본 발명 개략적인 전체 흐름도.
Claims (2)
- 주 네트워크(1)와, 그룹 부 네트워크(2), 및 다수의 메인프로세서(MP)와 다수의 종속 프로세서(PP)를 수용하는 부 네트워크(2)가 분산제어구조를 가지며 계층적으로 연결되어 수용된 프로세서간 통신을 행하며 프로세서간 동기화를 처리하는 장치에 있어서, 초기에 메인 프로세서(또는 종속 프로세서)가 동작(ACTIVE)되면서 통신재개 가능성을 알리는 메세지를 송출하며 프로세서 동기화를 구하는 제1단계; 메세지 송신후 대기 상태에서 상대 프로세서가 정상 혹은 비정상인가를 리얼타임클럭 이벤트시 마다 검사하고 비 연결 타임아웃에 도달했는가를 검사하는 제2단계; 검사결과 상태에 따라 타 프로세서들과 동기화의 수신 메세지를 대기하는 제3단계; 수신대기 상태에서 동기화 메세지를 수신한후 네트워크의 동기화를 이루는 제4단계; 메세지 형태에 따라 적절한 메세지들을 전송하는 제5단계; 동기 메세지를 송출한 프로세서에 해당하는 원도우를 통신 재개 모드로 전환시키는 제6단계로 이루어진 것을 특징으로 하는 통신네트워크 상에서의 프로세서간 동기화 방법.
- 제1항에 있어서, 상기 제3단계는 검사 결과가 통신두절일 경우 해당통신 프로세서를 비 연결 상태로 전환시키는 제1단계; 검사 결과 비 연결 타임아웃이 아닐 경우 응답 요구 메세지를 송출하는 제2단계; 비 연결 된 프로세서가 종속 프로세서일 경우 다른 이중화 종속 프로세서와 동기를 이루는 제3단계로 이루어진 것을 특징으로 하는 통신 네트워크 상에서의 프로세서간 동기화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022882A KR940007156B1 (ko) | 1990-12-31 | 1990-12-31 | 통신 네트워크상에서의 프로세서 동기화 기법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022882A KR940007156B1 (ko) | 1990-12-31 | 1990-12-31 | 통신 네트워크상에서의 프로세서 동기화 기법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920014082A true KR920014082A (ko) | 1992-07-30 |
KR940007156B1 KR940007156B1 (ko) | 1994-08-06 |
Family
ID=19309297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900022882A KR940007156B1 (ko) | 1990-12-31 | 1990-12-31 | 통신 네트워크상에서의 프로세서 동기화 기법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940007156B1 (ko) |
-
1990
- 1990-12-31 KR KR1019900022882A patent/KR940007156B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940007156B1 (ko) | 1994-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
CN111953808A (zh) | 一种双机双活架构的数据传输切换方法及架构构建系统 | |
CN111460029A (zh) | 数据同步方法和装置 | |
KR920014082A (ko) | 통신 네트위크상에서의 프로세서 동기화 기법 | |
KR100250660B1 (ko) | 프로세서간 통신 경로상의 문제점을 해결하기 위한 이중화 장치 | |
US4740961A (en) | Frame checking arrangement for duplex time multiplexed reframing circuitry | |
US5742413A (en) | Circuit of duplexing supervisory control modules for use in a data transmission system | |
KR970072822A (ko) | 분산형 액세스 노드 시스템에서의 성능관리 방법 | |
JP3149047B2 (ja) | 二重化データ処理装置 | |
JP3358801B2 (ja) | 送信バースト受信モニタ回路 | |
KR940023093A (ko) | 운용/대기 모드를 이용한 멀티프로세서 시스팀에서의 프로세서간 통신방법 | |
KR970004892B1 (ko) | 통신 버스를 이중화하는 장치 | |
KR930010291B1 (ko) | 이중화된 프로세서의 동작/대기 결정 방법 | |
JPH10145452A (ja) | 通信プロトコルの論理パス生成方式 | |
KR100285951B1 (ko) | 사설교환망에서마스터노드변경방법 | |
KR100516585B1 (ko) | 통신 시스템에서 이중화 프로세싱 보드의 절체 방법 | |
US4740960A (en) | Synchronization arrangement for time multiplexed data scanning circuitry | |
JPH06326716A (ja) | 通信バス監視装置 | |
KR940023092A (ko) | 이중화된 멀티프로세서 시스팀에서의 프로세서간 통신 방법 | |
KR950016088A (ko) | 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법 | |
KR20000028406A (ko) | 교환 시스템에서 프로세서간 통신망의 이중화구조 | |
KR100261729B1 (ko) | 수요밀집형 광 가입자 전송장치를 구성하는 주제어장치에서의제어 메시지 처리방법 | |
KR930011982B1 (ko) | 전전자 교환기의 중계선 상태 온라인 백업방법 | |
CN116633827A (zh) | 链路状态检测方法、装置、设备和计算机可读介质 | |
JPH0787188A (ja) | 通信システムに用いられる中継装置のバックアップ方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030728 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |