KR20000028406A - 교환 시스템에서 프로세서간 통신망의 이중화구조 - Google Patents

교환 시스템에서 프로세서간 통신망의 이중화구조 Download PDF

Info

Publication number
KR20000028406A
KR20000028406A KR1019980046618A KR19980046618A KR20000028406A KR 20000028406 A KR20000028406 A KR 20000028406A KR 1019980046618 A KR1019980046618 A KR 1019980046618A KR 19980046618 A KR19980046618 A KR 19980046618A KR 20000028406 A KR20000028406 A KR 20000028406A
Authority
KR
South Korea
Prior art keywords
data
sub
main
processor
switching
Prior art date
Application number
KR1019980046618A
Other languages
English (en)
Other versions
KR100423488B1 (ko
Inventor
정인철
권오극
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR10-1998-0046618A priority Critical patent/KR100423488B1/ko
Publication of KR20000028406A publication Critical patent/KR20000028406A/ko
Application granted granted Critical
Publication of KR100423488B1 publication Critical patent/KR100423488B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/162—Fault indication, e.g. localisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/166—Prevention of faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167—Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 교환 시스템에서 프로세서간 통신망의 이중화 구조에 관한 것으로, 특히 프로세서간 통신망의 프로세서 사이에 데이터 송수신을 행하는 경우, 데이터의 경로를 스위칭하는 메인(Main)스위칭 장치 및 서브(Sub)스위칭 장치에 결함이 발생하는 경우에도 프로세서 간의 원활한 데이터 송수신을 할 수 있도록 하는 교환 시스템에서 프로세서간 통신망의 이중화구조에 관한 것이다.
종래의 교환 시스템에서 프로세서간 이중화 구조에서는 메인 스위칭 장치 또는 서브 스위칭 장치의 손상으로 인하여 프로세서간 통신망의 결함이 발생하는 경우, 해당 메인 스위칭 장치 또는 서브 스위칭 장치를 통한 데이터의 전송이 불가능 하므로 프로세서 사이의 데이터 송수신을 행할 수 없게 되는 문제점이 있었다
본 발명은 프로세서간 통신망의 메인 스위칭 장치와 서브 스위칭 장치를 독립된 동작을 수행하도록 이중화하여 하나의 메인 스위칭 장치 또는 서브 스위칭 장치에 결함이 발생하는 경우에도 결함이 발생하지 않은 다른 메인 스위칭 장치 또는 서브 스위칭 장치를 이용하여 데이터의 송수신 동작을 수행하므로, 프로세서 사이에 안정한 데이터 송수신을 할 수 있도록 하는 장점이 있다.

Description

교환 시스템에서 프로세서간 통신망의 이중화구조
본 발명은 교환 시스템에서 프로세서간 통신망(Inter Processor Communication network)의 이중화 구조에 관한 것으로, 특히 프로세서간 통신망의 프로세서 사이에 데이터 송수신을 행하는 경우, 데이터의 경로를 스위칭하는 메인(Main)스위칭 장치 및 서브(Sub)스위칭 장치에 결함이 발생하는 경우에도 프로세서 간의 원활한 데이터 송수신을 할 수 있도록 하는 교환 시스템에서 프로세서간 통신망의 이중화구조에 관한 것이다.
일반적으로 다수의 프로세서 사이에 데이터 송수신 동작을 수행하는 프로세서간 통신망은 첨부한 도면 도1과 같이 다수의 서브 스위칭 장치를 허브(Hub) 형태로 연결하여 서브 스위칭 장치 사이의 프로세서간 통신망을 형성하는 메인 스위칭 장치와, 다수의 프로세서와 연결하여 프로세서 사이의 프로세서간 통신망을 형성하는 서브 스위칭 장치와, HDLC(High-level Data Link Control procedure) 프레임으로 데이터를 송수신하는 다수의 프로세서로 구성된다. 그런데, 일반적인 프로세서간 통신망에서는 메인 스위칭장치와 서브 스위칭장치 사이에 설치되는 데이터 전송케이블의 손상으로 인한 프로세서간 통신망의 결함이 발생하는 경우 프로세서 사이의 원활한 데이터 송수신을 할 수 없다.
이와같이, 메인 스위칭장치와 서브 스위칭장치사이의 데이터 전송케이블 상에 결함이 발생하는 경우에도 프로세서 사이의 원활한 데이터 송수신을 행하기 위하여 종래에는 도2에 도시된 바와 같은 이중화 구조를 가지는 프로세서간 통신망을 구현하였는데, 도2에 도시된 프로세서간 통신망의 이중화구조는 도1에서의 메인 스위칭장치, 하나의 서브 스위칭장치, 하나의 프로세서를 연결하여 구성한 일부분의 프로세서간 통신망을 도시한 것으로, 메인 스위칭 장치는 메인 스위칭부(18)와 메인노드(16,17)를 포함하여 이루어지고, 서브 스위칭 장치는 게이트웨이(14,15)와 서브 스위칭부(13)를 포함하여 이루어지고, 프로세서는 이중화된 프로세서(11,12)를 포함하여 이루어 진다.
메인 스위칭부(18)는 메인노드(16,17)를 통하여 입출력되는 데이터의 경로를 스위칭함으로써 프로세서간의 데이터 통신 경로를 절환한다. 메인노드(16,17)는 동작 또는 대기(Active/Standby) 모드의 이중화 방식으로 운용하여 메인 스위칭부(18)를 통하여 전송되는 데이터를 데이터 전송케이블에 정합시켜 전송하며, 동작 또는 대기 모드의 이중화 방식으로 운용하는 게이트웨이(14,15)로부터 전송되는 데이터를 메인 스위칭부(18)에 정합시켜 전송한다.
게이트웨이(14,15)는 동작 또는 대기 모드의 이중화 방식으로 운용하여 서브 스위칭부(13)로부터 전송되는 데이터를 데이터 전송 케이블에 정합시켜 전송하며, 메인노드(16,17)로부터 전송되는 데이터를 서브 스위칭부(13)에 정합시켜 전송한다. 서브 스위칭부(13)는 프로세서(11,12)와 게이트웨이(14,15) 사이에 입출력되는 데이터 전송경로를 절환한다.
프로세서(11,12)는 동작 또는 대기 모드의 이중화 방식으로 운용되며, 서브 스위칭부(13)에 데이터 버스(Data Bus)로 연결되어 HDLC 프레임으로 데이터를 송수신한다
이상과 같이 구성되는 종래의 프로세서간 통신망에서의 이중화구조의 동작을 첨부된 도면 도2를 참고하여 설명하면 다음과 같다.
프로세서간 통신망의 프로세서(11,12)와 게이트웨이(14,15) 및 메인노드(16,17)는 동작 또는 대기모드의 이중화 방식으로 운용되는 특성을 가지는데, 예를들어 프로세서(11)가 동작모드(Active)인 경우 프로세서(12)는 대기모드(Standby)로 운용하며, 프로세서(12)가 동작모드인 경우 프로세서(11)는 대기모드로 운용하여 동작모드로 운용되는 프로세서(11) 또는 프로세서(12)에 의하여 데이터의 송수신이 이루어진다. 이에따라, 프로세서간 통신망의 데이터 전송경로 상에서 프로세서(11)와 게이트웨이(14) 및 메인노드(16)가 동작모드로 운용되고 프로세서(12)와 게이트웨이(15) 및 메인노드(17)가 대기모드로 운용된다고 가정하는 경우에 데이터 전송 동작을 살펴보면, 동작모드의 프로세서(11)는 서브 스위칭부(13)에 HDLC 프래임으로 데이터를 전송하고, 서브 스위칭부(13)는 프로세서(11)로부터 전송받은 데이터를 동작모드의 게이트웨이(14)로 전송하며, 게이트웨이(14)는 서브 스위칭부(13)로부터 인가받은 해당 데이터를 데이터 전송케이블에 정합시킨 후 동작모드의 메인노드(16)로 전송한다. 그리고, 메인노드(16)는 게이트웨이(14)로부터 전송되는 데이터를 메인 스위칭부(18)에 정합시켜 전송하며, 메인 스위칭부(18)는 메인노드(16)로부터 전송되는 데이터의 경로를 상대방 목적 프로세서측으로 연결한다.
한편, 프로세서간 통신망의 상대방 목적 프로세서측으로 부터 메인 스위칭부(18)로 데이터의 전송이 이루어지는 경우, 메인 스위칭부(18)는 상대방 프로세서측으로부터 전송되는 데이터를 동작모드의 메인노드(16)로 전송하고, 메인노드(16)는 메인 스위칭부(18)로부터 전송된 데이터를 데이터 전송케이블에 정합시켜 동작모드의 게이트웨이(14)로 전송하며, 게이트웨이(14)는 데이터 전송케이블을 통하여 인가받은 데이터를 서브 스위칭부(13)에 정합시킨켜 출력하고, 서브 스위칭부(13)는 게이트웨이(14)로부터 인가받은 데이터를 동작모드로 운용되는 프로세서(11)로 전송함으로써, 교환 시스템에서 프로세서간 통신망의 프로세서 사이에 데이터 송수신 동작을 수행할 수 있도록 한다.
이와같이, 종래의 교환 시스템에서 프로세서간 통신망의 이중화구조는 메인노드(16,17) 및 게이트웨이(14,15)의 이중화로 데이터 전송 케이블의 이중화를 실현하여 메인노드(16,17)와 연결된 데이터 전송케이블 또는 게이트웨이(14,15)와 연결된 데이터 전송케이블의 손상으로 인한 프로세서간 통신망에 결함이 발생하는 경우에도 손상이 발생하지 않은 다른 하나의 데이터 전송 케이블을 사용하여 프로세서 사이의 원활한 데이터의 송수신을 행할 수 있다.
그런데, 이상과 같은 종래의 교환 시스템에서 프로세서간 통신망의 이중화구조는 메인 스위칭 장치 또는 서브 스위칭 장치의 손상으로 인하여 프로세서간 통신망의 결함이 발생하는 경우, 해당 메인 스위칭 장치 또는 서브 스위칭 장치를 통한 데이터의 전송이 불가능 하므로 프로세서 사이의 데이터 송수신을 행할 수 없게 되는 문제점이 있었다
본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 프로세서간 통신망의 메인 스위칭 장치와 서브 스위칭 장치를 독립적으로 동작하도록 이중화하여 하나의 메인 스위칭 장치 또는 서브 스위칭 장치에 결함이 발생하는 경우에도 결함이 발생하지 않은 다른 하나의 메인 스위칭 장치 또는 서브 스위칭 장치를 이용하여 데이터의 송수신 동작을 행함으로써, 프로세서 사이에 원활한 데이터 송수신을 행할수 있도록 하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 독립적 동작을 수행하도록 이중화하여 서브 스위칭 장치 사이에 입출력되는 데이터 전송경로를 절환하는 제1 및 제2 메인 스위칭 장치와; 독립적 동작을 수행하도록 이중화하여 프로세서와 메인 스위칭 장치 사이에 입출력되는 데이터 전송경로를 절환하는 제1 및 제2 서브 스위칭 장치와; 동작/대기 모드의 이중화 방식으로 운용하여 상기 제1 및 제2 서브 스위칭 장치와 케이블을 통하여 데이터를 송수신하는 제1 및 제2 프로세서를 구비하는데 있다.
도 1은 일반적인 교환 시스템에서 프로세서간 통신망의 구성블럭도.
도 2는 종래의 교환 시스템에서 프로세서간 통신망의 이중화구조에 대한 구성블럭도.
도 3은 본 발명의 실시예에 따른 교환 시스템에서 프로세서간 통신망의 이중화구조에 대한 구성블럭도.
* 도면의 주요 부분에 대한 부호의 설명 *
11,12,21,22 : 프로세서 30,40 : 서브 스위칭 장치
50,60 : 메인 스위칭 장치 31,41 : 서브노드(Sub Node)
13,32,42 : 서브(Sub)스위칭부 14,15,33,43 : 게이트웨이(Gateway)
16,17,51,61 : 메인노드(Main Node) 18,52,62 : 메인(Main)스위칭부
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 상세하게 설명한다.
본 발명의 실시예에 따른 프로세서간 통신망에서의 이중화구조는 도3에 도시된 바와 같이 메인 스위칭 장치(50,60)와, 서브 스위칭 장치(30,40)와 프로세서(21,22)을 구비하여 이루어진다.
메인 스위칭 장치(50,60)는 첨부한 도면 도2의 종래 메인 스위칭 장치를 독립적인 기능을 수행할 수 있도록 이중화하여 다수의 서브 스위칭 장치 사이에 입출력되는 데이터의 전송경로를 절환하며, 메인 스위칭부(52,62)와 메인노드(51,61)를 구비하여 이루어진다.
메인 스위칭부(52,62)는 동작모드(Active)로 운용되어 메인노드(51,61)를 통하여 입출력되는 데이터의 경로를 스위칭함으로써 프로세서간 통신망의 프로세서 사이에 데이터 전송 경로를 절환하며, 자체 내부결함이 발생하는 경우 데이터 전송 장애신호를 생성하여 출력한다. 메인노드(51,61)는 동작모드로 운용되어 메인 스위칭부(52,62)를 통하여 전송된 데이터를 데이터 전송케이블에 정합시켜 게이트웨이(33,43)로 전송하며, 게이트웨이(33,43)로부터 전송되는 데이터를 메인 스위칭부(52,62)에 정합시켜 전송한다.
한편, 서브 스위칭 장치(32,42)는 첨부한 도면 도2의 종래 서브 스위칭 장치를 독립적인 기능을 수행하도록 이중화 하여 프로세서와 메인 스위칭 장치 사이에 입출력되는 데이터의 전송경로를 절환하며, 게이트웨이(33,43)와 서브 스위칭부(32,42) 및 서브노드(31,42)를 포함하여 이루어진다.
게이트웨이(33,43)는 동작모드로 운용되어 서브 스위칭부(32,42)로부터 전송되는 데이터를 데이터 전송케이블에 정합시켜 메인노드(51,61)로 전송하며, 메인노드(51,61)로부터 데이터 전송케이블을 통하여 전송되는 데이터를 서브 스위칭부(32,42)에 정합시켜 출력한다. 서브 스위칭부(32,42)는 동작모드로 운용되어 게이트웨이(33,43)와 서브노드(31,41) 사이의 입출력되는 데이터 경로를 절환하며, 자체 내부 결함이 발생하는 경우 데이터 전송 장애신호를 생성하여 출력한다.
서브노드(31,41)는 동작모드로 운용되어 서브 스위칭부(32,42)로부터 전송되는 데이터를 데이터 전송케이블에 정합시켜 동작 또는 대기 모드의 이중화 방식으로 운용되는 프로세서(21,22)로 전송하며, 프로세서(21,22)로부터 전송되는 데이터를 서브 스위칭부(32,42)에 정합시켜 전송한다.
프로세서(21,22)는 동작 또는 대기 모드의 이중화 방식으로 운용되어 HDLC 프래임 형식의 데이터를 서브노드(31,41)와 송수신한다.
전술한 바와 같이 구성되는 본 발명에 따른 교환 시스템에서 프로세서간 통신망의 이중화구조에 대한 동작을 첨부된 도면 도3을 참조하여 설명한다.
본 발명에 따른 교환 시스템에서 프로세서간 통신망의 이중화구조에서 메인 스위칭부(52,62)와, 메인노드(51,52)와, 게이트웨이(33,43)와, 서브 스위칭부(32,42)와, 서브노드(31,41)는 동작모드(Active)로 운용되고, 한편, 프로세서(21,22)는 동작 또는 대기 모드(Active/Standby)의 이중화 방식으로 운용된다.
이와 같은 프로세서간 통신망에서 프로세서(21)가 동작 모드로 운용되고 프로세서(22)가 대기 모드로 운용된다고 가정하면, 데이터의 송수신은 동작 모드로 운용되고 있는 프로세서(21)에 의하여 이루어지므로 해당 프로세서(21)로부터 출력되는 데이터는 서브노드(31)와 서브노드(41)로 전송되며, 서브노드(31)는 프로세서(21)로부터 전송되는 데이터를 서브 스위칭부(32)에 정합시킨 후 서브 스위칭부(32)를 통하여 게이트웨이(33)로 전송하고, 서브노드(41)는 프로세서(21)로부터 전송받은 데이터를 서브 스위칭부(42)에 정합시킨 후 서브 스위칭부(42)를 통하여 게이트웨이(43)로 전송한다.
그리고, 게이트웨이(33)는 서브노드(31)로부터 서브 스위칭부(32)를 통하여 전송된 데이터를 데이터 전송케이블에 정합시킨 후 메인노드(51)와 메인노드(61)로 전송하며, 게이트웨이(43)는 서브노드(41)로부터 서브 스위칭부(42)를 통하여 전송되는 데이터를 데이터 전송케이블에 정합시킨 후 메인노드(51)와 메인노드(61)로 전송한다.
그런데, 서브 스위칭부(32) 또는 서브 스위칭부(42)에 결함이 발생하여 데이터 전송동작을 수행할 수 없는 경우, 결함이 발생한 해당 서브 스위칭부(32) 또는 서브 스위칭부(42)는 데이터 전송 장애신호를 발생시켜 게이트웨이(33) 또는 게이트웨이(43)를 통하여 메인노드(51)와 메인노드(61)로 인가한다.
이에따라, 메인노드(51)와 메인노드(61)는 게이트웨이(33)와 게이트웨이(43)로부터 데이터 전송 케이블을 통해 정상적인 데이터의 전송이 이루어지는 경우 게이트웨이(33) 및 게이트웨이(43)에 연결된 데이터 전송 케이블중 하나를 임의적으로 선택하여 데이터를 수신하는데, 게이트웨이(33) 또는 게이트웨이(43)로부터 데이터 전송케이블을 통하여 데이터 전송 장애신호가 인가되는 경우 해당 장애신호가 인가되지 않은 데이터 전송 케이블을 선택하여 데이터를 수신한다.
그후, 메인노드(51)는 게이트웨이(33) 또는 게이트웨이(43)로부터 전송된 데이터를 메인 스위칭부(52)에 정합시켜 전송하고, 메인 스위칭부(52)는 메인노드(51)로부터 전송되는 데이터의 경로를 상대방 목적 프로세서측으로 연결한다. 또한, 메인노드(61)는 게이트웨이(33) 또는 게이트웨이(43)로부터 전송되는 데이터를 메인 스위칭부(62)에 정합시켜 전송하고, 메인 스위칭부(62)는 메인노드(61)로부터 전송된 데이터의 경로를 상대방 목적 프로세서측으로 연결한다.
한편, 상대방 목적 프로세서측으로 부터 동작 모드로 운용되는 메인 스위칭부(52) 및 메인 스위칭부(62)로 데이터 전송이 이루어진 경우, 메인 스위칭부(52)는 상대방 목적 프로세서측으로 부터 전송받은 데이터를 메인노드(51)로 인가하고, 메인 스위칭부(62)는 상대방 목적 프로세서측으로 부터 전송받은 데이터를 메인노드(61)로 인가한다. 이때, 메인노드(51)는 메인 스위칭부(52)로부터 전송되는 데이터를 데이터 전송케이블에 정합시킨 후 게이트웨이(33)와 게이트웨이(43)로 전송하고, 메인노드(51)는 메인 스위칭부(52)로부터 전송되는 데이터를 데이터 전송케이블에 정합시킨 후 게이트웨이(33)와 게이트웨이(43)로 전송한다.
그런데, 메인 스위칭부(52) 또는 메인 스위칭부(62)에 결함이 발생하여 정상적인 데이터 전송이 이루어질 수 없는 경우, 결함이 발생한 메인 스위칭부(52) 또는 메인 스위칭부(62)는 데이터 전송 장애신호를 발생시켜 출력하되, 메인 스위칭부(52)가 장애신호를 발생하면 해당 장애신호를 메인노드(51)를 통하여 게이트웨이(33)와 게이트웨이(43)로 인가하며, 또한, 메인 스위칭부(62)가 데이터 전송 장애신호를 발생하면 해당 장애신호를 메인노드(61)를 통하여 게이트웨이(33)와 게이트웨이(43)로 전송한다.
이에따라, 게이트웨이(33)와 게이트웨이(43)는 메인노드(51)와 메인노드(61)로부터 데이터 전송 케이블을 통하여 정상적인 데이터의 전송이 이루어지는 경우 해당 데이터 전송 케이블중 하나를 임의적으로 선택하여 데이터를 수신하는데, 메인노드(51) 또는 메인노드(61)로부터 데이터 전송케이블을 통하여 데이터 전송 장애신호가 인가되는 경우 해당 장애신호가 인가되지 않은 데이터 전송 케이블을 선택하여 데이터를 수신한다. 이때, 게이트웨이(33)는 메인노드(51) 또는 메인노드(61)로부터 전송받은 데이터를 서브 스위칭부(32)에 정합시켜 출력하고, 서브 스위칭부(32)는 게이트웨이(33)로부터 전송된 데이터를 서브노드(31)로 인가한다.
그리고, 게이트웨이(43)는 메인노드(51) 또는 메인노드(61)로부터 전송받은 데이터를 서브 스위칭부(42)에 정합시켜 출력하고, 서브 스위칭부(42)는 게이트웨이(43)로부터 전송된 데이터를 서브노드(41)로 인가한다.
한편, 서브노드(31)는 게이트웨이(33)로부터 서브 스위칭부(32)를 통하여 인가받은 데이터를 데이터 전송케이블에 정합시켜 동작 모드로 운용되는 프로세서(21) 또는 프로세서(22)로 전송하고, 또한, 서브노드(41)는 게이트웨이(43)로부터 서브 스위칭부(42)를 통하여 인가받은 데이터를 데이터 전송케이블에 정합시켜 동작모드로 운용되는 프로세서(21) 또는 프로세서(22)로 전송한다.
이에따라, 프로세서(21)와 프로세서(22)중 프로세서(21)가 동작모드로 운용되고, 프로세서(22)가 대기모드로 운용된다고 가정하면, 해당 동작모드로 운용되는 프로세서(21)는 서브노드(31)와 서브노드(41)로부터 데이터 전송 케이블을 통하여 정상적인 데이터의 전송이 이루어지는 경우 해당 데이터 전송 케이블중 하나를 임의적으로 선택하여 데이터를 수신하며, 서브노드(31) 또는 서브노드(41)로부터 데이터 전송케이블을 통하여 데이터 전송 장애신호가 인가되는 경우 해당 장애신호가 인가되지 않은 데이터 전송 케이블을 선택해서 데이터를 수신함으로써, 교환 시스템에서 프로세서간 통신망의 프로세서 사이에 안정한 데이터 송수신 동작을 수행하게 된다.
전술한 바와 같이, 본 발명은 프로세서간 통신망의 메인 스위칭 장치와 서브 스위칭 장치를 독립된 동작을 수행하도록 이중화하여 하나의 메인 스위칭 장치 또는 서브 스위칭 장치에 결함이 발생하는 경우에도 결함이 발생하지 않은 다른 메인 스위칭 장치 또는 서브 스위칭 장치를 이용하여 데이터의 송수신 동작을 수행하므로, 프로세서 사이에 안정한 데이터 송수신을 할 수 있도록 하는 장점이 있다.

Claims (6)

  1. 교환 시스템에서 프로세서간 통신망의 이중화 구조에 있어서, 독립적 동작을 수행하도록 이중화하여 서브 스위칭 장치 사이에 입출력되는 데이터 전송경로를 절환하는 제1 및 제2 메인 스위칭 장치와; 독립적 동작을 수행하도록 이중화하여 프로세서와 메인 스위칭 장치 사이에 입출력되는 데이터 전송경로를 절환하는 제1 및 제2 서브 스위칭 장치와; 동작/대기 모드의 이중화 방식으로 운용하여 상기 제1 및 제2 서브 스위칭 장치와 케이블을 통하여 데이터를 송수신하는 제1 및 제2 프로세서를 구비하는 것을 특징으로 하는 교환 시스템에서 프로세서간 통신망의 이중화구조.
  2. 제 1항에 있어서,
    상기 메인 스위칭 장치는, 동작모드로 운용하여 입출력되는 데이터 전송경로를 절환하되, 자체 내부 결함이 발생할 경우 장애신호를 생성하여 출력하는 메인 스위칭부와; 동작모드로 운용하여 케이블과 상기 메인 스위칭부 사이에 입출력되는 데이터를 정합하되, 다수의 케이블을 통하여 인가되는 데이터를 정합하는 경우 장애신호의 존재여부를 확인하여 상기 데이터를 선택적으로 수신해서 정합하는 메인노드를 구비하는 것을 특징으로 하는 교환 시스템에서 프로세서간 통신망의 이중화구조.
  3. 제 1항에 있어서,
    상기 서브 스위칭 장치는, 동작모드로 운용하여 입출력되는 데이터 전송경로를 절환하되, 자체 내부 결함이 발생할 경우 장애신호를 생성하여 출력하는 서브 스위칭부와; 동작모드로 운용하여 입출력되는 데이터를 정합하되, 상기 메인노드로부터의 데이터를 정합하는 경우 장애신호의 존재여부를 확인하여 상기 데이터를 선택적으로 수신해서 정합하는 게이트웨이와; 동작모드로 운용하여 상기 서브 스위칭부와 접속됨과 동시에 다수의 케이블을 통해 상기 프로세서에 접속되어 입출력되는 데이터를 정합하는 서브노드를 구비하는 것을 특징으로 하는 교환 시스템에서 프로세서간 통신망의 이중화구조.
  4. 제 1항에 있어서,
    상기 프로세서는, 상기 제1 및 제2 서브노드에 연결된 케이블을 통하여 인가되는 데이터를 수신하는 경우, 상기 케이블중 장애신호가 인가되지 않은 케이블을 임의적으로 선택하여 데이터를 수신하고, 장애신호가 인가되면 상기 장애신호가 인가되지 않은 케이블을 선택하여 데이터를 수신하는 것을 특징으로 하는 교환 시스템에서 프로세서간 통신망의 이중화구조.
  5. 제 2항에 있어서,
    상기 메인노드는, 상기 제1 및 제2 게이트웨이와 연결된 케이블을 통하여 인가되는 데이터를 정합하는 경우, 상기 케이블중 장애신호가 인가되지 않은 케이블을 임의적으로 선택하여 수신되는 데이터를 정합하고, 장애신호가 인가되면 상기 장애신호가 인가되지 않은 케이블을 선택하여 수신되는 데이터를 정합하는 것을 특징으로 하는 교환 시스템에서 프로세서간 통신망의 이중화구조.
  6. 제 3항에 있어서,
    상기 게이트웨이는, 상기 제1 및 제2 메인노드와 연결된 케이블을 통하여 인가되는 데이터를 정합하는 경우, 상기 케이블중 장애신호가 인가되지 않은 케이블을 임의적으로 선택하여 수신되는 데이터를 정합하고, 장애신호가 인가되면 상기 장애신호가 인가되지 않은 케이블을 선택하여 수신되는 데이터를 정합하는 것을 특징으로 하는 교환 시스템에서 프로세서간 통신망의 이중화구조.
KR10-1998-0046618A 1998-10-31 1998-10-31 교환시스템에서프로세서간통신망의이중화구조 KR100423488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0046618A KR100423488B1 (ko) 1998-10-31 1998-10-31 교환시스템에서프로세서간통신망의이중화구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0046618A KR100423488B1 (ko) 1998-10-31 1998-10-31 교환시스템에서프로세서간통신망의이중화구조

Publications (2)

Publication Number Publication Date
KR20000028406A true KR20000028406A (ko) 2000-05-25
KR100423488B1 KR100423488B1 (ko) 2004-06-18

Family

ID=19556766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0046618A KR100423488B1 (ko) 1998-10-31 1998-10-31 교환시스템에서프로세서간통신망의이중화구조

Country Status (1)

Country Link
KR (1) KR100423488B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040024068A (ko) * 2002-09-13 2004-03-20 엔텔테크놀러지 주식회사 이중화 프로세서의 크로스 이중화 제어방법
KR100453348B1 (ko) * 2001-09-04 2004-10-15 엘지전자 주식회사 아이피씨 시스템의 이중화 장치
KR100564758B1 (ko) * 2003-12-12 2006-03-27 한국전자통신연구원 통신경로 이중화장치 및 이중화된 통신경로의 운용방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890000973B1 (ko) * 1986-02-17 1989-04-15 삼성전자 주식회사 분산제어 구조에서의 프로세서간 통신회로
KR100225519B1 (ko) * 1996-12-10 1999-10-15 유기범 프로세서간 통신 경로 이중화 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453348B1 (ko) * 2001-09-04 2004-10-15 엘지전자 주식회사 아이피씨 시스템의 이중화 장치
KR20040024068A (ko) * 2002-09-13 2004-03-20 엔텔테크놀러지 주식회사 이중화 프로세서의 크로스 이중화 제어방법
KR100564758B1 (ko) * 2003-12-12 2006-03-27 한국전자통신연구원 통신경로 이중화장치 및 이중화된 통신경로의 운용방법

Also Published As

Publication number Publication date
KR100423488B1 (ko) 2004-06-18

Similar Documents

Publication Publication Date Title
CZ385291A3 (en) Communication system
WO1997031458A1 (en) System and method for dynamic network topology exploration
CN102106121A (zh) 用于高可用性网络的环耦合节点
JP3574425B2 (ja) 耐多重障害ネットワーク構造を利用したパケット処理方法
KR100423488B1 (ko) 교환시스템에서프로세서간통신망의이중화구조
JPH09130408A (ja) ネットワークインタフェース装置
JP2708389B2 (ja) 障害許容ネットワーク構造
JPH04286239A (ja) 通信装置
JP3149047B2 (ja) 二重化データ処理装置
KR970004892B1 (ko) 통신 버스를 이중화하는 장치
KR100191678B1 (ko) 통신망 이중화를 위한 통신망 검사방법
KR200301942Y1 (ko) 전송시스템의 전송경로 절체제어장치
KR0137641B1 (ko) 신호 중계 교환기의 메세지 우회 전송방법
JPH1188391A (ja) ネットワーク管理システム
JP2606130B2 (ja) ループ型ネットワーク
JPH07226752A (ja) 二重化ｌａｎ切替システム
JPH0923254A (ja) 系間データリンク方式
KR19990050419A (ko) 장애 허용망 구조에서의 장애 처리 방법
KR950016088A (ko) 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법
KR0121970B1 (ko) 전전자 교환기의 공통 버스를 관리하는 방법
KR20020078165A (ko) 통신시스템의 최적화 정보 전송장치
KR20050003684A (ko) 통신시스템의 이중화 보드 및 그 운용 방법
KR20030041279A (ko) 네트워크 이중화 시스템 및 방법
JPH0653995A (ja) パケット交換装置の回線対応部
JP3311433B2 (ja) ２重系伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090302

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee