KR100453348B1 - 아이피씨 시스템의 이중화 장치 - Google Patents

아이피씨 시스템의 이중화 장치 Download PDF

Info

Publication number
KR100453348B1
KR100453348B1 KR10-2001-0054093A KR20010054093A KR100453348B1 KR 100453348 B1 KR100453348 B1 KR 100453348B1 KR 20010054093 A KR20010054093 A KR 20010054093A KR 100453348 B1 KR100453348 B1 KR 100453348B1
Authority
KR
South Korea
Prior art keywords
stm
ipc
signal
data
processor
Prior art date
Application number
KR10-2001-0054093A
Other languages
English (en)
Other versions
KR20030020668A (ko
Inventor
구주완
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0054093A priority Critical patent/KR100453348B1/ko
Publication of KR20030020668A publication Critical patent/KR20030020668A/ko
Application granted granted Critical
Publication of KR100453348B1 publication Critical patent/KR100453348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 IPC에서 STM-1 링크를 크로스 이중화로 구현하도록 한 IPC 시스템의 이중화 장치에 관한 것이다. 본 발명은 액티브 측에서 상위 프로세서의 IPC 데이터를 크로스 이중화된 STM 링크를 통해 전송하거나 해당 두 STM 링크를 통해 수신되는 두 IPC 데이터 중에서 유효한 데이터를 상위 프로세서로 전달하는 이중화로 구성된 것으로, 상위 프로세서의 IPC 데이터를 유토피아 버스를 통해 전송하거나 해당 유토피아 버스를 통해 수신되는 두 IPC 데이터 중 유효한 데이터를 상위 프로세서로 전달하는 프로세서부와 상기 유토피아 버스를 통해 수신된 IPC 데이터를 상기 두 STM 링크를 통해 상기 각 광 정합부로 전달하거나 상기 두 STM 링크를 통해 수신된 두 IPC 데이터를 상기 유토피아 버스를 통해 상기 프로세서부로 전달하는 ATM 송수신부를 각각 구비하는 두 개의 메인 프로세서와; 상기 두 STM 링크를 통해 수신된 두 IPC 데이터 중 유효한 데이터를 광 신호로 변환시키거나 광 신호를 IPC 데이터로 변환시켜 상기 STM 링크를 통해 상기 메인 프로세서로 전달하는 이중화로 구성된 것으로, STM 광 신호를 수신받아 IPC 데이터로 변환시키거나 해당 IPC 데이터를 입력받아 STM 광 신호로 변환시켜 주는 광 모듈을 각각 구비하는 두 개의 광 정합부를 포함하여 이루어진 것을 특징으로 한다.

Description

아이피씨 시스템의 이중화 장치 {a Duplexing Apparatus of the IPC System}
본 발명은 IPC 시스템의 이중화 장치에 관한 것으로, 특히 IPC에서 STM-1 링크를 크로스(Cross) 이중화로 구현하도록 한 IPC 시스템의 이중화 장치에 관한 것이다.
종래의 단일 STM-1 링크를 사용한 IPC 시스템은 도 1에 도시된 바와 같이, 하나의 MP(10) 내에 상위 모듈과 접속하여 입력 데이터를 분석하는 프로세서부(11)와, 유토피아 버스(UTOPIA Bus)를 통해 해당 프로세서부(11)와 정합하는 ATM SONET 송수신부(12)가 있으며, 하나의 STM-1 링크와 하나의 MP(10) 사이를 인터페이스해 주는 광 모듈부(13)를 더 포함하여 이루어져 있는데, 하나의 STM-1 링크가 하나의 광 모듈부(13)를 통해 하나의 MP(10)에 연결되어 이루어져 있다. 여기서, 해당 STM은 동기 디지털 신호 다중화 계층의 기본이 되는 다중화 단위를 의미하며, 기본 단위인 STM-1은 155.52(Mbps)이다.
상술한 바와 같은 구성을 가지는 IPC 시스템에서의 동작을 간략하게 살펴보면 다음과 같다.
먼저, 데이터 수신의 경우, STM-1 링크를 통해 수신되는 광 신호는 광 모듈부(13)에 입력되며, 해당 입력된 광 신호는 해당 광 모듈부(13)에 의해 P-ECL(Emitter Coupled Logic) 형태의 신호로 변환되어 ATM SONET 송수신부(12)로 송출되어진다. 여기서, 해당 P-ECL은 2 개의 바이폴라 트랜지스터의 이미터를 결합해 디지털 회로를 구성하는 논리로서, 두 트랜지스터가 포화 영역에 들어가지 않으므로 온/오프 스위칭 시간이 적게 걸려 바이폴라 디지털 회로 중에서 가장 빠르다.
이에, 상기 ATM SONET 송수신부(12)는 상기 광 모듈부(13)로부터 입력되는 P-ECL 신호를 유토피아 인터페이스에서 프로세서부(11)에서 인식 가능한 데이터로 변환시켜 유토피아 버스를 통해 전송해 준다.
이에 따라, 상기 프로세서부(11)는 예로, 'MPC860'으로 이루어져 있는데, 상기 ATM SONET 송수신부(12)로부터 유토피아 버스를 통해 입력된 데이터를 분석하여 해당 분석한 결과를 상위로 전달해 준다.
다음으로, 데이터 송신의 경우, 상위로부터 입력되는 IPC 데이터는 상기 프로세서부(11)로 전달되며, 해당 전달된 데이터는 유토피아 버스를 통해 상기 ATM SONET 송수신부(12)로 송출되어진다.
이에, 상기 ATM SONET 송수신부(12)는 상기 프로세서부(11)로부터 입력되는 데이터를 P-ECL 신호로 변환시켜 상기 광 모듈부(13)로 전달하며, 상기 광 모듈부(13)는 해당 P-ECL 신호를 광 신호로 변환시켜 STM-1 링크로 전송해 준다.
그런데, 종래의 STM-1을 이용한 IPC 시스템의 구현 시에 각각의 MP에 정합되는 STM-1 링크가 하나로 연결되어 있으므로, 해당 STM-1 링크에 에러가 발생한 경우에는 외부와의 IPC를 수행할 수 있는 경로가 없어져 통신의 신뢰성 및 안정성에 큰 문제를 발생시킬 수 있었다.
또한, 종래의 STM-1을 이용한 IPC 시스템의 구현 시에 STM-1이 가지고 있는 155.52(Mbps)라는 용량과 이것이 시스템 자원의 효율적인 이용이라는 측면 때문에 IPC의 안정성을 위한 STM-1 링크 4 개를 이용한 크로스 이중화 구현은 사실상 불가능하였으며, 하나의 MP에 STM-1 링크 2 개를 각각 연결하여 이중화된 MP에 총 4 개의 STM-1 링크를 할당하는 것도 시스템 차원에서 자원의 낭비인 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 IPC 시스템에서의 STM-1 링크를 이중화로 구현하는데, 종래 단일 STM-1 링크를 사용한 IPC에서 해당 STM-1 링크를 크로스 이중화로 구현하여 보다 나은 통신의 신뢰성 및 안정성을 보장하도록 하는데, 그 목적이 있다.
또한, 본 발명은 종래 단일 STM-1 링크를 사용한 IPC에서 해당 STM-1 링크 2 개만을 이용하여 크로스 이중화를 구현함으로써, 종래에 사용했던 시스템 자원으로 IPC 구조적 안정성 및 완전한 보드와 링크간의 이중화를 구현할 수 있어 시스템 전체의 신뢰성을 향상시키도록 하는데, 그 목적이 있다.
또한, 본 발명은 MP에서 STM-1 링크를 사용하여 IPC를 구현할 시에 2 개의 STM-1 링크를 사용하여 풀 크로스(Full Cross) 이중화 형태로 구성하여 시스템 전체 자원의 절약 및 최소한의 자원으로 최대의 효과를 내도록 하는데, 그 목적이 있다.
도 1은 종래의 단일(Single) STM(Synchronous Transport Module)-1 링크(Link)를 사용한 IPC(Inter Process Communication) 시스템을 간략하게 나타낸 구성 블록도.
도 2는 본 발명의 실시 예에 따른 IPC 시스템의 이중화 장치를 간략하게 나타낸 구성 블록도.
도 3은 도 2에 있어 프로세서부(Processor)를 나타낸 구성 블록도.
도 4는 도 2에 있어 데이터 수신 시의 광 정합부를 나타낸 구성 블록도.
도 5는 도 2에 있어 데이터 송신 시의 광 정합부를 나타낸 구성 블록도.
도 6은 도 5에 있어 선택 신호 생성기를 나타낸 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
20, 30 : MP(Main Processor)
21, 31 : 프로세서부
22, 32 : ATM(Asynchronous Transfer Mode) SONET(Synchronous OpticalNetwork) 송수신부(Transceiver)
23, 33 : 광 정합부
상술한 바와 같은 목적을 달성하기 위한 본 발명은 액티브 측에서 상위 프로세서의 IPC 데이터를 크로스 이중화된 STM 링크를 통해 전송하거나 해당 두 STM 링크를 통해 수신되는 두 IPC 데이터 중에서 유효한 데이터를 상위 프로세서로 전달하는 이중화로 구성된 것으로, 상위 프로세서의 IPC 데이터를 유토피아 버스를 통해 전송하거나 해당 유토피아 버스를 통해 수신되는 두 IPC 데이터 중 유효한 데이터를 상위 프로세서로 전달하는 프로세서부와 상기 유토피아 버스를 통해 수신된 IPC 데이터를 상기 두 STM 링크를 통해 상기 각 광 정합부로 전달하거나 상기 두 STM 링크를 통해 수신된 두 IPC 데이터를 상기 유토피아 버스를 통해 상기 프로세서부로 전달하는 ATM 송수신부를 각각 구비하는 두 개의 메인 프로세서와; 상기 두 STM 링크를 통해 수신된 두 IPC 데이터 중 유효한 데이터를 광 신호로 변환시키거나 광 신호를 IPC 데이터로 변환시켜 상기 STM 링크를 통해 상기 메인 프로세서로 전달하는 이중화로 구성된 것으로, STM 광 신호를 수신받아 IPC 데이터로 변환시키거나 해당 IPC 데이터를 입력받아 STM 광 신호로 변환시켜 주는 광 모듈을 각각 구비하는 두 개의 광 정합부를 포함하여 이루어진 것을 특징으로 한다.
바람직하게는, 상기 프로세서부는 유토피아를 제공해 주는 프로세서를 포함하여 이루어지되, 상기 ATM 송수신부의 제어 신호 및 상기 프로세서의 유토피아 버스 제어 신호의 연결을 수행하여 유효한 데이터를 선택하도록 하는 유토피아 버스 정합 로직을 더 포함하여 이루어진 것을 특징으로 한다.
또한 바람직하게는, 상기 이중화로 구성된 각 광 정합부는 상기 광 모듈로부터 입력되는 IPC 데이터를 상기 두 STM 링크를 통해 상기 각 메인 프로세서로 전달하는 버퍼와; 자기 자신이 속해 있는 메인 프로세서 측의 상태에 따라 선택 신호를 생성시켜 주는 선택 신호 생성기와; 상기 선택 신호 생성기에서 생성한 선택 신호에 따라 상기 각 메인 프로세서로부터 상기 두 STM 링크를 통해 전송되는 두 IPC 데이터 중 유효한 데이터를 선택하여 상기 광 모듈로 전달하는 멀티플렉서를 각각 더 포함하여 이루어진 것을 특징으로 한다. 여기서, 상기 두 선택 신호 생성기 중 하나는 액티브 신호를 반전시켜 주는 낫게이트와, 해당 낫게이트에서 반전시킨 신호를 선택 신호로 상기 멀티플렉서 중 하나로 입력시켜 주는 버퍼를 포함하여 이루어지며; 상기 두 선택 신호 생성기 중 다른 하나는 액티브 신호를 선택 신호로 상기 멀티플렉서 중 다른 하나로 입력시켜 주는 버퍼를 포함하여 이루어진 것을 특징으로 한다. 또한, 상기 액티브 신호는 자기 자신이 속해 있는 메인 프로세서 측의 상태에 따라 신호 레벨을 표시해 주는 것을 특징으로 한다. 이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명의 실시 예에 따른 IPC 시스템의 이중화 장치는 도 2에 도시된 바와 같이, 이중화로 구성된 각 MP(20, 30) 내에 프로세서부(21, 31)와 ATM SONET 송수신부(22, 32)를 각각 포함하며, 광 정합부(23, 33)를 더 포함하여 이루어지는데,해당 MP(20, 30)와 광 정합부(23, 33) 사이의 STM-1 링크는 크로스 이중화로 연결되어 이루어진다.
상기 프로세서부(21, 31)는 도 3에 도시된 바와 같이, 멀티 파이(Multi Phy) 유토피아를 제공해 주는 프로세서(41)와, ATM SONET 송수신부(22, 32)의 제어 신호 및 프로세서(41)의 멀티 파이 유토피아 버스 제어 신호의 연결을 위한 유토피아 버스 정합 로직(42)을 포함하여 이루어진다.
상기 ATM SONET 송수신부(22, 32)는 도 4에 도시된 바와 같이, 상기 프로세서부(21, 31)에 연결되어 있는 2 개의 유토피아 버스(utopia phy0, utopia phy1)와 정합되어 있으며, 상기 광 정합부(23, 33)와 정합되기 위한 2 개의 P-ECL 포트(PHY0, PHY1)를 가지고 있다.
상기 광 정합부(23, 33)는 도 4 및 도 5에 도시된 바와 같이, STM-1의 광 신호를 수신받아 P-ECL로 변환시키거나 상기 ATM SONET 송수신부(22, 32)로부터 입력되는 P-ECL 신호를 STM-1의 광 신호로 변환시켜 주는 광 모듈(23-1, 33-1)과, 해당 광 모듈(23-1, 33-1)로부터 입력되는 P-ECL 신호를 2 개의 독립된 ATM SONET 송수신부(22, 32)로 각각 전달하는 P-ECL 버퍼(23-2, 33-2)와, 입력받은 선택 신호(SEL0, SEL1)에 따라 상기 각 ATM SONET 송수신부(22, 32)로부터 전송되는 P-ECL 신호들 중에 유효 신호를 선택하여 해당 광 모듈(23-1, 33-1)로 전달하는 P-ECL 멀티플렉서(23-3, 33-3)와, 자기 자신이 속해 있는 MP(20, 30) 측의 상태에 따라 선택 신호(SEL0, SEL1)를 생성시켜 해당 P-ECL 멀티플렉서(23-3, 33-3)에 입력하는 선택 신호 생성기(Select Control Logic; 23-4, 33-4)를 포함하여 이루어진다.
그리고, 도 6에 도시된 바와 같이, 상기 제1선택 신호 생성기(23-4)는 액티브 신호(active)를 반전시켜 주는 낫게이트(NOT)와 해당 낫게이트(NOT)에서 반전시킨 신호를 제1선택 신호(SEL0)로 제1P-ECL 멀티플렉서(23-3)로 입력시켜 주는 제1버퍼(51)를 포함하여 이루어지며, 상기 제2선택 신호 생성기(33-4)는 액티브 신호(active)를 제2선택 신호(SEL1)로 제2P-ECL 멀티플렉서(33-3)로 입력시켜 주는 제2버퍼(52)를 포함하여 이루어진다. 여기서, 해당 액티브 신호(active)는 자기 자신이 속해 있는 MP(20, 30) 측의 상태가 액티브 상태인 경우에 '로우' 레벨의 신호로 표시해 주나, 본 발명의 실시 예는 이에 국한된 것이 아니라 각 선택 신호 생성기(23-4, 33-4)의 내부 구성을 바꾸거나 해당 액티브 신호(active)의 레벨을 '하이'로 하여 구성할 수 있다.
본 발명의 실시 예에 따른 IPC 시스템의 이중화 장치의 동작을 간략하게 설명하면 다음과 같은데, STM-1 링크를 통한 IPC 시에 이중화된 MP(20, 30)와 2 개의 STM-1 링크를 크로스 이중화로 연결시켜 주며, 데이터 수신 시에 P-ECL 버퍼(23-2, 33-2)를 사용하여 이중화된 각 MP(20, 30)로 수신하도록 하며, 데이터 송신 시에 P-ECL 멀티플렉서(23-3, 33-3)를 사용하여 송신 선택하도록 한다. 이때, 해당 STM-1 링크 하나는 155.52(Mbps)의 성능을 가진다. 설명상의 편의를 위해서 하기에서 제1MP(20) 측을 A 측이라고 하고 제2MP(30) 측을 B 측이라고 한다.
그리고, A 측이 액티브 상태이면 B 측은 스탠바이 상태이고 B 측이 액티브상태이면 A 측은 스탠바이 상태인 이중화 구조로 이루어져 있는데, 해당 이중화 구조로 이루어진 MP(20, 30) 중에서 액티브 상태인 MP(20, 30)만 IPC를 담당하며, 스탠바이 상태인 MP(20, 30)는 IPC를 수행하지 않고 대기 중이다.
먼저, 도 4에 도시된 바와 같이 데이터 수신의 경우, A 측으로 수신되는 광 신호는 제1광 정합부(23) 내의 광 모듈(23-1)에 의해 P-ECL 신호로 변환되어 해당 제1광 정합부(23) 내의 P-ECL 버퍼(23-2)로 전달된다.
이에, 상기 P-ECL 버퍼(23-2)는 상기 광 모듈(23-1)로부터 입력되는 P-ECL 신호를 양쪽의 MP(20, 30)로 전송하기 위해서 서로 독립된 라인을 통해 각각 ATM SONET 송수신부(22, 32)로 송출해 준다.
그리고, B 측으로 수신되는 광 신호도 A 측으로 수신되는 광 신호와 마찬가지로 제2광 정합부(33) 내의 광 모듈(33-1)에 의해 P-ECL 신호로 변환되어 해당 제2광 정합부(33) 내의 P-ECL 버퍼(33-2)를 통과하여 양쪽의 MP(20, 30)로 송출된다.
이 때, A 측 또는 B 측으로 수신되어 전달되는 P-ECL 형태의 2 개의 독립된 IPC 데이터는 상기 각 ATM SONET 송수신부(22, 32)에 구비된 2 개의 P-ECL 포트(PHY0, PHY1)를 통해 입력되어지며, 해당 입력되어진 2 개의 P-ECL 신호는 각각 유토피아 버스(utopia phy0, utopia phy1)를 통해 프로세서부(21, 31)의 프로세서(41)로 전달된다.
그리고, 두 유토피아 버스(utopia phy0, utopia phy1)의 선택은 상기 프로세서부(21, 31)의 유토피아 버스 정합 로직(42)에서 상기 프로세서(41)의 멀티 파이유토피아 버스 제어 버스와 상기 ATM SONET 송수신부(22, 32)의 제어 버스를 인터페이스시켜 줌으로써 이루어진다.
즉, 상기 유토피아 버스 정합 로직(42)에서는 2 개의 유토피아 버스(utopia phy0, utopia phy1) 중의 하나를 선택하는데, 해당 2 개의 유토피아 버스(utopia phy0, utopia phy1)를 통해 상기 프로세서(41)로 입력된 신호 중에서 유효한 IPC 데이터만을 골라 상위로 전달되도록 해 준다.
이에 따라, 상기 프로세서(41)는 상기 유토피아 버스 정합 로직(42)의 선택 제어에 따라 선택된 유토피아 버스(utopia phy0, utopia phy1)를 통해 입력된 데이터를 분석하여 해당 분석한 결과를 상위로 전달해 준다.
다음으로, 도5에 도시된 바와 같이 데이터 송신의 경우, 상위로부터 액티브 상태의 MP(20, 30)로 입력되는 IPC 데이터는 액티브 상태의 프로세서부(21, 31)의 프로세서(41)로 전달된다.
이에, 상기 프로세서(41)는 상기 IPC 데이터를 액티브 상태의 ATM SONET 송수신부(22, 32)로 송출하는데, 이때 상기 프로세서(41)는 2 개의 유토피아 버스(utopia phy0, utopia phy1) 각각으로 두 번 송출하여 액티브 상태의 ATM SONET 송수신부(22, 32)로 전달해 준다.
이에 따라, 상기 ATM SONET 송수신부(22, 32)는 상기 프로세서(41)로부터 각 유토피아 버스(utopia phy0, utopia phy1)를 통해 입력되는 각각의 IPC 데이터를 P-ECL 신호로 각각 변환시켜 각각 독립된 2 개의 P-ECL 포트(PHY0, PHY1)를 각각 통해 상기 광 정합부(23, 33)로 전달해 준다.
그러면, 상기 광 정합부(23, 33)는 상기 ATM SONET 송수신부(22, 32)로부터 각 P-ECL 포트(PHY0, PHY1)를 통해 전송되는 P-ECL 신호 중에서 유효한 신호만을 선택하기 위해서 선택 신호 생성기(23-4, 33-4)에서 자기 자신이 속해 있는 MP(20, 30) 측의 상태에 따라 선택 신호(SEL0, SEL1)를 생성시켜 P-ECL 멀티플렉서(23-3, 33-3)에 입력해 준다.
이에, 상기 P-ECL 멀티플렉서(23-3, 33-3)는 상기 선택 신호 생성기(23-4, 33-4)로부터 입력되는 선택 신호(SEL0, SEL1)에 따라 상기 ATM SONET 송수신부(22, 32)로부터 전송되는 P-ECL 신호들 중에 유효 신호를 선택하여 광 모듈(23-1, 33-1)로 전달해 준다.
여기에서 사용되는 선택 신호(SEL0, SEL1)의 특성은 예로 도시한 도 6을 참조하면, A 측이 액티브 상태라고 한다면, 상기 제1선택 신호 생성기(23-4)의 제1버퍼(51)에 의해 제1선택 신호(SEL0)만이 상기 제1P-ECL 멀티플렉서(23-3)를 제어하여 선택 동작을 수행하도록 한다. 그리고, B 측은 스탠바이 상태이므로, 상기 제2선택 신호 생성기(33-4)의 제2버퍼(52)에 의해 상기 제2P-ECL 멀티플렉서(33-3)의 제2선택 신호(SEL1)에 영향을 주지 못한다.
다시 말해서, A 측이 액티브 상태이면, 액티브 신호(active)가 '로우'레벨이므로 상기 제1P-ECL 멀티플렉서(23-3)로 입력되는 제1선택 신호(SEL0)가 낫게이트(NOT)에 의해 '하이'레벨이 되며, 이때 양쪽에 있는 모든 P-ECL 멀티플렉서(23-3, 33-3)는 A 측에서 출력되는 P-ECL 신호를 선택하게 된다.
이에 따라, A 측과 B 측의 양쪽 광 모듈(23-1, 33-1)은 상기 P-ECL 멀티플렉서(23-3, 33-3)에 의해 선택된 P-ECL 신호를 STM-1의 광 신호로 변환시켜 STM-1 링크로 전송해 준다.
이상과 같이, 본 발명에 의해 IPC에서 STM-1 링크 2 개만을 이용하여 크로스 이중화를 구현함으로써, 종래에 사용했던 시스템 자원으로 IPC 구조적 안정성 및 완전한 보드와 링크간의 이중화를 구현할 수 있어 시스템 전체의 신뢰성을 향상시키며, 시스템 전체 자원의 절약 및 최소한의 자원으로 최대의 효과를 낼 수 있다.

Claims (6)

  1. 액티브 측에서 상위 프로세서의 IPC 데이터를 크로스 이중화된 STM 링크를 통해 전송하거나 해당 두 STM 링크를 통해 수신되는 두 IPC 데이터 중에서 유효한 데이터를 상위 프로세서로 전달하는 이중화로 구성된 것으로, 상위 프로세서의 IPC 데이터를 유토피아 버스를 통해 전송하거나 해당 유토피아 버스를 통해 수신되는 두 IPC 데이터 중 유효한 데이터를 상위 프로세서로 전달하는 프로세서부와 상기 유토피아 버스를 통해 수신된 IPC 데이터를 상기 두 STM 링크를 통해 상기 각 광 정합부로 전달하거나 상기 두 STM 링크를 통해 수신된 두 IPC 데이터를 상기 유토피아 버스를 통해 상기 프로세서부로 전달하는 ATM 송수신부를 각각 구비하는 두 개의 메인 프로세서와;
    상기 두 STM 링크를 통해 수신된 두 IPC 데이터 중 유효한 데이터를 광 신호로 변환시키거나 광 신호를 IPC 데이터로 변환시켜 상기 STM 링크를 통해 상기 메인 프로세서로 전달하는 이중화로 구성된 것으로, STM 광 신호를 수신받아 IPC 데이터로 변환시키거나 해당 IPC 데이터를 입력받아 STM 광 신호로 변환시켜 주는 광 모듈을 각각 구비하는 두 개의 광 정합부를 포함하여 이루어진 것을 특징으로 하는 아이피씨 시스템의 이중화 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 프로세서부는 유토피아를 제공해 주는 프로세서를 포함하여 이루어지되,
    상기 ATM 송수신부의 제어 신호 및 상기 프로세서의 유토피아 버스 제어 신호의 연결을 수행하여 유효한 데이터를 선택하도록 하는 유토피아 버스 정합 로직을 더 포함하여 이루어진 것을 특징으로 하는 아이피씨 시스템의 이중화 장치.
  4. 제1항에 있어서,
    상기 이중화로 구성된 각 광 정합부는 상기 광 모듈로부터 입력되는 IPC 데이터를 상기 두 STM 링크를 통해 상기 각 메인 프로세서로 전달하는 버퍼와;
    자기 자신이 속해 있는 메인 프로세서 측의 상태에 따라 선택 신호를 생성시켜 주는 선택 신호 생성기와;
    상기 선택 신호 생성기에서 생성한 선택 신호에 따라 상기 각 메인 프로세서로부터 상기 두 STM 링크를 통해 전송되는 두 IPC 데이터 중 유효한 데이터를 선택하여 상기 광 모듈로 전달하는 멀티플렉서를 각각 더 포함하여 이루어진 것을 특징으로 하는 아이피씨 시스템의 이중화 장치.
  5. 제4항에 있어서,
    상기 두 선택 신호 생성기 중 하나는 액티브 신호를 반전시켜 주는 낫게이트와, 해당 낫게이트에서 반전시킨 신호를 선택 신호로 상기 멀티플렉서 중 하나로 입력시켜 주는 버퍼를 포함하여 이루어지며;
    상기 두 선택 신호 생성기 중 다른 하나는 액티브 신호를 선택 신호로 상기 멀티플렉서 중 다른 하나로 입력시켜 주는 버퍼를 포함하여 이루어진 것을 특징으로 하는 아이피씨 시스템의 이중화 장치.
  6. 제5항에 있어서,
    상기 액티브 신호는 자기 자신이 속해 있는 메인 프로세서 측의 상태에 따라 신호 레벨을 표시해 주는 것을 특징으로 하는 아이피씨 시스템의 이중화 장치.
KR10-2001-0054093A 2001-09-04 2001-09-04 아이피씨 시스템의 이중화 장치 KR100453348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0054093A KR100453348B1 (ko) 2001-09-04 2001-09-04 아이피씨 시스템의 이중화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0054093A KR100453348B1 (ko) 2001-09-04 2001-09-04 아이피씨 시스템의 이중화 장치

Publications (2)

Publication Number Publication Date
KR20030020668A KR20030020668A (ko) 2003-03-10
KR100453348B1 true KR100453348B1 (ko) 2004-10-15

Family

ID=27722377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0054093A KR100453348B1 (ko) 2001-09-04 2001-09-04 아이피씨 시스템의 이중화 장치

Country Status (1)

Country Link
KR (1) KR100453348B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616564B1 (ko) 2003-12-11 2006-08-29 엘지노텔 주식회사 멀티캐스트를 이용한 아이피시 이중화 장치 및 그 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980043763A (ko) * 1996-12-04 1998-09-05 정장호 전전자교환기 내 광데이타 링크의 이중화 시스템
KR19980075969A (ko) * 1997-04-03 1998-11-16 유기범 아이피시(ipc)경로상의 문제점을 해결하기 위한 이중화 장치
KR20000028406A (ko) * 1998-10-31 2000-05-25 서평원 교환 시스템에서 프로세서간 통신망의 이중화구조
KR20000045775A (ko) * 1998-12-30 2000-07-25 서평원 교환 시스템의 아이 피 씨 정합장치
KR20010028126A (ko) * 1999-09-17 2001-04-06 서평원 교환기의 프로세서 보드별 크로스 이중화 장치
KR20010038864A (ko) * 1999-10-28 2001-05-15 서평원 아이피씨 링크 이중화 제어 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980043763A (ko) * 1996-12-04 1998-09-05 정장호 전전자교환기 내 광데이타 링크의 이중화 시스템
KR19980075969A (ko) * 1997-04-03 1998-11-16 유기범 아이피시(ipc)경로상의 문제점을 해결하기 위한 이중화 장치
KR20000028406A (ko) * 1998-10-31 2000-05-25 서평원 교환 시스템에서 프로세서간 통신망의 이중화구조
KR20000045775A (ko) * 1998-12-30 2000-07-25 서평원 교환 시스템의 아이 피 씨 정합장치
KR20010028126A (ko) * 1999-09-17 2001-04-06 서평원 교환기의 프로세서 보드별 크로스 이중화 장치
KR20010038864A (ko) * 1999-10-28 2001-05-15 서평원 아이피씨 링크 이중화 제어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616564B1 (ko) 2003-12-11 2006-08-29 엘지노텔 주식회사 멀티캐스트를 이용한 아이피시 이중화 장치 및 그 방법

Also Published As

Publication number Publication date
KR20030020668A (ko) 2003-03-10

Similar Documents

Publication Publication Date Title
US6721313B1 (en) Switch fabric architecture using integrated serdes transceivers
KR20040065314A (ko) 데이터 흐름 용량 이용의 개선 방법과, 광 데이터 스위치패브릭과 전기 데이터 스위치 패브릭의 결합 시스템, 및광 데이터 네트워크와 전기 데이터 패킷 기반 네트워크가결합된 노드
JPH11266273A (ja) スイッチ構造及びそのアップグレード方法
Qiao et al. Reducing communication latency with path multiplexing in optically interconnected multiprocessor systems
KR100453348B1 (ko) 아이피씨 시스템의 이중화 장치
US6347073B1 (en) Method and system for controlling data transfer between a logical switch set and outside nodes
US7660237B2 (en) Synchronous clock supply system and synchronous clock supply method
EP0843434A2 (en) Line interface circuit for wideband transmission
JPH077520A (ja) ローカルネットワークおよびブリッジ素子
CN107800639B (zh) 交换装置、交换装置组、数据传输方法和计算机系统
CN108650100B (zh) 一种srio与网络接口的转换器设计方法
KR100745674B1 (ko) 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템
Raghavan et al. A gigabyte-per-second parallel fiber optic network interface for multimedia applications
KR100236944B1 (ko) 이중화 비동기 전달 모드 정합 장치 및 그의 프레임 동기 방법
Lockwood et al. The iPOINT testbed for optoelectronic ATM networking
KR100227342B1 (ko) Atm 광교환기
US20050254500A1 (en) Inverse multiplexing for ATM
Yamada et al. A novel approach to realizing flexible transport systems using reconfigurable hardware
KR100416799B1 (ko) 슬래이브 모드 소자간 유토피아 인터페이스방법
KR100406490B1 (ko) 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치
KR100347327B1 (ko) Ｉｍｔ-2000 시스템에서의 ａｔｍ 스위치 라우터 정합장치
KR100616564B1 (ko) 멀티캐스트를 이용한 아이피시 이중화 장치 및 그 방법
KR20000034424A (ko) 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널
KR200314153Y1 (ko) 에이티엠교환시스템의데이터병렬전송장치
KR100428779B1 (ko) 프로세서간 통신을 위한 인터페이스 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010904

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020614

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041007

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041008

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080926

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20090929

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110910