JPH10283283A - ネットワーク同期システム - Google Patents

ネットワーク同期システム

Info

Publication number
JPH10283283A
JPH10283283A JP9085069A JP8506997A JPH10283283A JP H10283283 A JPH10283283 A JP H10283283A JP 9085069 A JP9085069 A JP 9085069A JP 8506997 A JP8506997 A JP 8506997A JP H10283283 A JPH10283283 A JP H10283283A
Authority
JP
Japan
Prior art keywords
cpu
central processor
processing
information processing
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9085069A
Other languages
English (en)
Inventor
Seiji Yoshii
誠二 吉井
Hiroshi Wakie
浩志 脇柄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Telecom System Ltd
Original Assignee
NEC Telecom System Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Telecom System Ltd filed Critical NEC Telecom System Ltd
Priority to JP9085069A priority Critical patent/JPH10283283A/ja
Publication of JPH10283283A publication Critical patent/JPH10283283A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】CPUの異常時におけるネットワーク処理の同
期ずれを無くし、かつシステムを再起動することなくネ
ットワーク処理の同期を維持する。 【解決手段】分散処理システム1は、データの処理を行
なう情報処理CPU2と、ネットワーク回線9への送受
信を管理する通信制御CPU4と、これら2つのCPU
のインタフェースを行なうインタフェース部3とを有す
る。分散処理システム5は、データの処理を行なう情報
処理CPU6と、ネットワーク回線9への送受信を管理
する通信制御CPU8と、これら2つのCPUのインタ
フェースを行なうインタフェース部7とを有する。ネッ
トワーク回線9は分散処理システム1と、分散処理シス
テム5とを接続し同期をとったデータの送受信を行な
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はネットワーク同期シ
ステムに関し、特にネットワークで接続された装置に異
常が発生した場合のネットワーク同期システムに関す
る。
【0002】
【従来の技術】最近、オンラインシステムの大規模化に
伴い、マルチCPUによる分散処理制御システムが多用
されている。システム全体の動作保証を行なうため、各
CPUの動作を監視し異常検出時やシステム立ち上がり
時におけるタイミングの同期が必要となる。この種の分
散処理制御システムの同期手法は、一部のCPUが異常
を起こした後に、通常のシステム動作が再開できるよう
に用いられる。
【0003】このような技術の一例として、特開平05
−216855号公報記載の「マルチCPU制御方式」
が知られている。
【0004】この公報では、各CPUが動作可能状態に
なったことを示す通知を他のCPUへ送出し、全てのC
PUからの通知が一定時間内に来なかった場合に共有メ
モリ内の領域を初期化する技術が記載されている。
【0005】すなわち、各CPUは立ち上げ時に他のC
PUへ自系のCPUが動作可能状態になったことを示す
信号を出力し、これに対して他のいずれかのCPUから
正常動作中であることを示す応答信号が有った場合指定
された動作を開始するが、他の全てのCPUから正常動
作中を示す応答信号が無い場合は、自系のCPUが最初
に立ち上がったとして共有メモリ内の領域を初期化す
る。初期化が完了した後は、他の全てのCPUからの通
知が一定時間内に来れば通常の運用モードに立ち上が
る。各CPUの立ち上がり順序に関係なく、共有メモリ
領域の初期化が行なえる。
【0006】
【発明が解決しようとする課題】上述した従来のネット
ワーク同期システムは、単一の装置内部でのCPUの異
常を監視しているため、ネットワークで接続された複数
台の装置の各々が有するCPUが正常動作している場
合、通信相手側が異常に気付かない間にネットワーク処
理の同期がずれるという欠点を有している。また、シス
テムの立ち上げ時にCPUの異常を検出するため、シス
テム運用中に異常が発生した場合再起動しなければシス
テムの動作が再開できないという欠点を有している。
【0007】本発明の目的は、異常時におけるネットワ
ーク処理の同期ずれを無くし、かつシステムを再起動す
ることなくネットワーク処理の同期が維持できるネット
ワーク同期システムを提供することにある。
【0008】
【課題を解決するための手段】本発明のネットワーク同
期システムは、ネットワーク回線と、この回線に接続し
た複数の装置とを備え、前記複数の装置の各々が有する
通信制御用セントラルプロセッサに情報処理用セントラ
ルプロセッサの動作を監視させ、異常検出時には他の装
置に異常通知を行ない、前記異常通知を受けた装置が発
信するリセット信号により、自装置のリセット動作を行
ない、前記複数装置の処理の同期をとることを特徴とし
ている。
【0009】ネットワーク回線と、この回線に接続した
複数の装置とを備え、前記複数の装置の各々が、前記ネ
ットワーク回線と通信を行なう通信制御用セントラルプ
ロセッサと;データの処理を行なう情報処理用セントラ
ルプロセッサと;これらセントラルプロセッサのインタ
フェースを行なうインタフェース部と;を有し、第1の
装置の情報処理用セントラルプロセッサが異常時に、前
記第1の装置の通信処理用セントラルプロセッサが、第
2の装置の通信処理用セントラルプロセッサに異常信号
を送出し;この異常信号を第2の装置の通信処理用セン
トラルプロセッサが第2の装置の情報処理用セントラル
プロセッサに送出し、この情報処理用セントラルプロセ
ッサが処理の同期をとるリセット信号を、前記第1の装
置の通信処理用セントラルプロセッサに送出し;前記リ
セット信号を受けた前記第1の通信処理用セントラルプ
ロセッサが、前記第1の装置をリセットすることを特徴
としている。
【0010】また、前記情報処理用セントラルプロセッ
サが、データを一時的に格納する共有メモリを備えるこ
とを特徴としている。
【0011】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0012】図1は本発明のネットワーク同期システム
の一つの実施の形態を示すブロック図である。
【0013】図1に示す本実施の形態は、分散処理シス
テム1と、分散処理システム5と、これら複数の分散処
理システムを接続しデータの送受信を行なうネットワー
ク回線9とから構成されている。分散処理システム1
は、データの処理を行なう情報処理CPU2と、ネット
ワーク回線9との送受信を管理する通信制御CPU4
と、これら2つのCPUとのインタフェースを行なうイ
ンタフェース部3とを有する。また、分散処理システム
5は、データの処理を行なう情報処理CPU6と、ネッ
トワーク回線9との送受信を管理する通信制御CPU8
と、これら2つのCPUのインタフェースを行なうイン
タフェース部7とを有する。
【0014】図2は本発明のネットワーク同期システム
の動作を説明するフローチャートである。
【0015】次に、図1および図2を参照して本実施の
形態の動作をより詳細に説明する。
【0016】分散処理システム1または分散処理システ
ム5の通信制御CPU4または通信制御CPU8が、ネ
ットワーク回線9を介して対向する分散処理システムか
ら予め機能が設定された信号を受信した場合(ステップ
1:S1)、この信号の種類を調べる(ステップ2:S
2)。データを受信した場合は、通信制御CPU4また
は通信制御CPU8は、各々対応する情報処理CPU2
または情報処理CPU6へデータを受信したことを通知
し(ステップ3:S3)、データは各々の情報処理CP
U2、情報処理CPU6が有する共有バッファへ保存さ
れる(ステップ4:S4)。情報処理CPU2または情
報処理CPU6が正常に動作している場合は、共有バッ
ファからデータを取り出しデータ処理を行なう。ステッ
プ5(S5)では一定時間の処理経過をタイマーでチェ
ックし、タイマーが満了した場合はステップ6(S6)
に進み、通信制御CPU4または通信制御CPU8は共
有バッファにデータが残っているかどうかを調べる。デ
ータが共有バッファに残っている場合は、通信制御CP
U4または通信制御CPU8は、各々対応する情報処理
CPU2または情報処理CPU6が異常であると判断
し、通信制御CPU4は分散処理システム5に対して、
また通信制御CPU8は分散処理システム1に対して、
CPU停止通報信号を送信する(ステップ7:S7)。
ここで処理はステップ1(S1)に戻り、ステップ2
(S2)で信号の種類を判断する手順に移る。通信制御
CPU4が対向する分散処理システム5からCPU停止
通報信号を受信すると、情報処理CPU2へ分散処理シ
ステム5の情報処理CPU6が異常であることを通知す
る(ステップ8:S8)。対向する情報処理CPU6が
異常であることを受けた情報処理CPU2は、ネットワ
ーク回線9の処理の同期をとるためのリセット信号を生
成する(ステップ9:S9)。通信制御CPU4はリセ
ット信号を対向する分散処理システム5に送信する(ス
テップ10:S10)。ここで処理はステップ1(S
1)に戻り、ステップ2(S2)で信号の種類を判断す
る手順に移る。
【0017】また同様に、通信制御CPU8が対向する
分散処理システム1からCPU停止通報信号を受信する
と、情報処理CPU6へ分散処理システム1の情報処理
CPU2が異常であることを通知する(ステップ8:S
8)。対向する情報処理CPU2が異常であることを受
けた情報処理CPU6は、ネットワーク回線9の処理の
同期をとるためのリセット信号を生成する(ステップ
9:S9)。通信制御CPU8はリセット信号を対向す
る分散処理システム1に送信する(ステップ10:S1
0)。ここで処理はステップ1(S1)に戻り、ステッ
プ2(S2)で信号の種類を判断する手順に移る。
【0018】上述の通り、リセット信号を受信した場合
は、分散処理システム1または分散処理システム5のリ
セット処理を行なう(ステップ11:S11)。
【0019】ここで、具体的な動作を説明する。分散処
理システム1の情報処理CPU2が異常を起こした場合
は、通信制御CPU4はネットワーク回線9経由で分散
処理システム5の通信制御CPU8にCPU停止通報信
号を送信する。このCPU停止通報信号を受信した通信
制御CPU8は、インタフェース部7を経由し情報処理
CPU6に情報処理CPU2が異常であることを通知す
る。
【0020】情報処理CPU6は分散処理システム1を
復旧させるべく、分散処理システム1と分散処理システ
ム5のネットワーク処理の同期をとるため、リセット信
号をネットワーク回線9経由で、通信制御CPU4に送
信する。リセット信号を受信した通信制御CPU4は、
インタフェース部3を介して分散処理システム1のリセ
ット処理を行なう。
【0021】また、分散処理システム5の情報処理CP
U6が異常を起こした場合は、通信制御CPU8はネッ
トワーク回線9経由で分散処理システム1の通信制御C
PU4に、CPU停止通報信号を送信する。CPU停止
通報信号を受信した通信制御CPU4は、インタフェー
ス部3を経由し情報処理CPU2に情報処理CPU6が
異常であることを通知する。情報処理CPU2は分散処
理システム5を復旧させるべく、分散処理システム5と
分散処理システム1のネットワークの処理の同期をとる
ためリセット信号をネットワーク回線9経由で、通信制
御CPU8に送信する。リセット信号を受信した通信制
御CPU8はインタフェース部7を介して分散処理シス
テム5のリセット処理を行なう。
【0022】上述のように、情報処理CPU2または情
報処理CPU6の異常時に、CPU停止通報信号とリセ
ット信号との相互のタイミング制御により、ネットワー
クの同期が維持される。
【0023】
【発明の効果】以上説明したように、本発明のネットワ
ーク同期システムは、ネットワーク経由で対向装置にC
PU停止通報信号およびリセット信号を通知するため、
ネットワークに接続された複数台の装置で同期が外れな
いという効果を有している。
【0024】また、対向装置からのリセット信号により
自装置のリセット動作を行なうため、再起動しなくても
システムを再開することができるという効果を有してい
る。
【図面の簡単な説明】
【図1】本発明のネットワーク同期システムの一つの実
施の形態を示すブロック図である。
【図2】本発明のネットワーク同期システムの動作を説
明するフローチャートである。
【符号の説明】
1 分散処理システム 2 情報処理CPU 3 インタフェース部 4 通信制御CPU 5 分散処理システム 6 情報処理CPU 7 インタフェース部 8 通信制御CPU 9 ネットワーク回線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ネットワーク回線と、この回線に接続し
    た複数の装置とを備え、前記複数の装置の各々が有する
    通信制御用セントラルプロセッサに情報処理用セントラ
    ルプロセッサの動作を監視させ、異常検出時には他の装
    置に異常通知を行ない、前記異常通知を受けた装置が発
    信するリセット信号により、自装置のリセット動作を行
    ない、前記複数装置の処理の同期をとることを特徴とす
    るネットワーク同期システム。
  2. 【請求項2】 ネットワーク回線と、この回線に接続し
    た複数の装置とを備え、前記複数の装置の各々が、 前記ネットワーク回線と通信を行なう通信制御用セント
    ラルプロセッサと;データの処理を行なう情報処理用セ
    ントラルプロセッサと;これらセントラルプロセッサの
    インタフェースを行なうインタフェース部と;を有し、 第1の装置の情報処理用セントラルプロセッサが異常時
    に、前記第1の装置の通信処理用セントラルプロセッサ
    が、第2の装置の通信処理用セントラルプロセッサに異
    常信号を送出し;この異常信号を第2の装置の通信処理
    用セントラルプロセッサが第2の装置の情報処理用セン
    トラルプロセッサに送出し、この情報処理用セントラル
    プロセッサが処理の同期をとるリセット信号を、前記第
    1の装置の通信処理用セントラルプロセッサに送出し;
    前記リセット信号を受けた前記第1の通信処理用セント
    ラルプロセッサが、前記第1の装置をリセットすること
    を特徴とするネットワーク同期システム。
  3. 【請求項3】 前記情報処理用セントラルプロセッサ
    が、 データを一時的に格納する共有メモリを備えることを特
    徴とする請求項1又は請求項2記載のネットワーク同期
    システム。
JP9085069A 1997-04-03 1997-04-03 ネットワーク同期システム Pending JPH10283283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9085069A JPH10283283A (ja) 1997-04-03 1997-04-03 ネットワーク同期システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9085069A JPH10283283A (ja) 1997-04-03 1997-04-03 ネットワーク同期システム

Publications (1)

Publication Number Publication Date
JPH10283283A true JPH10283283A (ja) 1998-10-23

Family

ID=13848349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9085069A Pending JPH10283283A (ja) 1997-04-03 1997-04-03 ネットワーク同期システム

Country Status (1)

Country Link
JP (1) JPH10283283A (ja)

Similar Documents

Publication Publication Date Title
US5758157A (en) Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes
JP2002517819A (ja) 耐障害性演算用の冗長コンピュータ・ベース・システムを管理するための方法及び装置
WO2017219779A1 (zh) 基于链路协议的设备主备倒换方法和装置、存储介质
US6470462B1 (en) Simultaneous resynchronization by command for state machines in redundant systems
KR20030048503A (ko) 이중화 서버 구조의 데이터 동기화를 위한 통신 시스템 및방법
US5894547A (en) Virtual route synchronization
JPH10283283A (ja) ネットワーク同期システム
US6792558B2 (en) Backup system for operation system in communications system
CN109445984B (zh) 一种业务恢复方法、装置、仲裁服务器以及存储系统
KR20010076790A (ko) 상용 실시간 운영체제와 미들웨어를 통한 아이/오 기반고가용성 구현 방법
JPH11237998A (ja) サーバ多重化におけるサーバ登録方法とその装置
JP2004070393A (ja) リモートシャットダウン方法
KR940007156B1 (ko) 통신 네트워크상에서의 프로세서 동기화 기법
JP2004088206A (ja) 無線基地局装置
KR100198416B1 (ko) 이중화 제어시스템에서의 동기제어를 위한 동기신호 감시회로
JPH07182297A (ja) サーバクライアント型ネットワークシステム
KR100735435B1 (ko) 이중화 보드에서의 데이터 처리 방법
KR20050097015A (ko) 대형시스템에서 고장 감내 기능 구현을 위한 이중화 방법
JP3884642B2 (ja) コントローラ及び多重化並列処理方法
JP2002353881A (ja) パケット基地局とその二重化切替時の処理方法
KR20000041926A (ko) 아이피씨 시스템에서 특정 프로세서에 대한 재시동장치 및방법
JPH11143846A (ja) 情報処理装置の接続方式
JP2616246B2 (ja) デュアル運転二重化装置における系間データのデュアル処理方法およびデュアル運転二重化装置
JPS62105243A (ja) システム障害の復旧装置
JPS62159245A (ja) コンピユ−タシステムのヘルスチエツク方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020219