KR960001266B1 - 근거리 데이타 분배 시스템 - Google Patents

근거리 데이타 분배 시스템 Download PDF

Info

Publication number
KR960001266B1
KR960001266B1 KR1019870008001A KR870008001A KR960001266B1 KR 960001266 B1 KR960001266 B1 KR 960001266B1 KR 1019870008001 A KR1019870008001 A KR 1019870008001A KR 870008001 A KR870008001 A KR 870008001A KR 960001266 B1 KR960001266 B1 KR 960001266B1
Authority
KR
South Korea
Prior art keywords
data
bus
station
short
main control
Prior art date
Application number
KR1019870008001A
Other languages
English (en)
Other versions
KR880002079A (ko
Inventor
허버트 델라니 로버트
깁슨 프레이져 알렉산더
로버트 칼마네크 2세 챨스
챨스 레스트릭 3세 로버트
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
엘리 와이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/890,262 external-priority patent/US4787082A/en
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 엘리 와이스 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR880002079A publication Critical patent/KR880002079A/ko
Application granted granted Critical
Publication of KR960001266B1 publication Critical patent/KR960001266B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks

Abstract

내용 없음.

Description

근거리 데이타 분배 시스템
제1도는 본 발명의 원리를 구체화한 근거리 데이타 분배 회로망의 블럭도.
제2도, 3도 및 제4도는 제1도의 근거리 데이타 분배 회로망에 사용된 다양한 패킷형태의 개략도.
제5도는 버스 인터페이스 회로의 입력 및 출력 리드를 도시한 단일 블럭도.
제6도는 제5도의 버스 인터페이스 회로의 블럭도.
제7도는 버스 중단 허브(termination hub) 및 그와 관련된 버스 주 제어 회로의 블럭도.
제8도는 버스 주 제어 회로의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
110 : 데이타 전송 버스 111 : 데이타 트렁크
120 : 데이타 처리 장치 129 : 버스 주 제어 회로
130 : 버스 종단 허브 140 : 주 컴퓨터
649 : 타이머 회로 702 : 모니터
817 : 패킷 제어 논리 회로 825 : 선택 논리 회로
본 발명은 근거리 데이타 분배 시스템과 그의 제어 시스템에 관한 것이며, 특히 다수의 데이타 분배 버스를 상호 연결하기 위하여 집중 및 근거리 가상 회로 스위치를 사용한 분배 구조에 관한 것이고, 각각의 상기 데이타 분배 버스는 다수의 데이타 스테이션 혹은 장치에 공유 또는 다중 엑세스될 수 있도록 설계된다. 또한 본 발명은 다수의 독립 데이타 분배 버스를 데이타 회로망에 상호 연결하기 위한 데이타 흐름 제어 장치를 갖춘 패킷 스위칭 노드에 관한 것이다.
최근 컴퓨터와 컴퓨터 터미날의 사용이 확장함에 따라 제한된 근거리내에서 매우 많은 컴퓨터와 터미날을 갖는 것이 이상한 것이 아니라, 리소스(resources)를 공유할 수 있게 하고, 단일 터미날을 다수의 다른 터미날과 컴퓨터와 억세스하는 것을 가능해지도록 하기 위해 상기 유니트를 서로 결합하는 것이 매우 필요하다. 상기와 같은 특성을 갖는 매체가 근거리 통신망 시스템인데, 상기 근거리 통신망 시스템은 근거리 통신 거리용으로 특별히 만들어진 통신 매체용 스위칭과 데이타 분배를 제공하고, 컴퓨터로 하여금 서로 통신할 수 있도록 하며, 어떤 단일 터미날로 하여금 다수의 컴퓨터와 주변 장치에 억세스할 수 있도록 한다.
어떤 데이타 분배 시스템의 중요한 측면이 회로망의 토폴로지(topology) 혹은 데이타 처리 장치와 회로망 노드 사이의 상호 연결 데이타 처리 장치와 회로망 노드 사이의 상호 연결 설계이다. 선택된 특수한 토폴로지가 관리와 복잡성 및 상기 시스템을 설치하고 동작시키는 전반적인 비용에 영향을 미치므로, 상기 토폴로지 측면이 중요하다. 근거리 데이타 분재 회로망은 복잡한 임의의 토폴로지로부터 보다 기본적인 구조로된 토폴로지까지를 범위로 하는 많은 상호 연결 토폴로지를 가정할 수도 있다. 상기 기본 구조의 토폴로지는 정상적으로 회로망 노드의 제어 복잡성을 제한하기 위하여 부득이 일정한 기본 형태를 강요하는데, 가장 일반적인 기본 형태는 성형, 환형 및 버스형 전송 시스템의 토폴로지이다.
성형 회로망 토폴로지에서, 각각의 데이타 처리 장치는 공통 중앙 스위칭 노드에 접속되는데, 상기 스위칭 노드는 상기 데이타 처리 스테이션을 서로 상호 연결하거나 또는 다수의 근거리 분배 회로망 및 컴퓨터를 구비한 광역 회로망 및 컴퓨터를 구비한 광역 회로망에 상기 데이타 처리 스테이션을 겹합시키는 통로에 상호 연결하기 위하여 동작한다. 주요한 배선 패턴은 포인트로부터 포인트까지 즉 다수의 개개의 데이타 처리 장치로부터 중앙 주 스위칭 노드까지이다. 상기 성형 회로망 토폴로지는 각각의 가입자 선로가 전용화되기 때문에 훌륭하게 비밀을 유지하고 양호한 안정성을 제공하는 장점이 있으며 상기 제어 스위치 노드가 안전하게 수용될 수 있고 중앙 제어되기 때문에, 상기 회로망이 중앙 관리되고 또한 고신뢰도를 제공한다.
상기 환형 및 버스형 회로망 토폴로지는 분배형 토폴로지이고 또한 상기 성형 회로망 토폴로지의 핵심부인 상기 중앙 스위칭 노드를 제거한 것이다. 그러므로 상기 환형 및 버스형 토폴로지는 거기에 접속된 각각의 상기 데이타 처리 장치내에 약간의 제어 기능을 포함한다. 상기 회로의 분배 특성 때문에 상기 성형 토폴로지에서 보다 회로망 관리가 통상적으로 더 어렵다.
환형 회로망 토폴로지에서, 전송은 폐루프 주변에 있는 노드에서 노드까지 이루어지고, 각각의 노드는 거기를 통과하는 데이타를 변경할 수도 있다. 각각의 데이타 처리 장치는 분리노드에 접속되고, 특히 지정된 데이타 메시지만을 인터셉트한다.
상기 데이타가 각각의 노드를 통하여 흐르고, 상기 노드는 분배되기 때문에, 분리되어 안전하게 된 중앙 노드가 없을 수도 있으며 그러므로 환형 회로망 토폴로지의 안전성과 비밀 유지가 성형 회로망 토폴로지에서 보다 약간 적다. 모든 노드가 하나의 폐루프내에 있기 때문에, 한 노드의 고장으로 전체 환형 회로망이 동작하지 않게 될 수도 있다. 상기 폐루프 토폴로지는 또한 몇몇의 장치에 있어서 융통성을 제한하는데, 이것은 상기 폐루프에 새로운 노드나 데이타 처리 스테이션을 첨가하게 되면 데이타의 손실을 초래할 수도 있기 때문이다.
버스형 회로망 토폴로지에서 데이타 전송은 전형적으로 하나의 소스로부터 모든 다른 장치로 같은 버스상에서 전달되지만 그러나 정상적으로 특별히 어드레스된 장치에 의해서만 개개의 데이타 처리 장치는 상기 버스상을 통과하는 것으로서 어드레스되었거나 예정된 데이타 메시지를 인지하기 위해 프로그램된다. 회로망 노드의 고장에 관하여 상기 버스형 회로망 토폴로지의 신뢰도는 비록 버스에서의 고장이 큰 고장일 수도 있지만 환형 회로망 토폴로지에서 보다 훨씬 크다. 또한 시스템에 새로운 데이타 처리 장치를 첨가하는데 있어서 상기 성형 토폴로지에서 통상적으로 가능한 것 보다 융통성이 훨씬 큰데 이것은 배선의 재구성이 필요 없기 때문이다.
현재 사용되고 있는 또다른 데이타 분배 토폴로지는 페탈(petal) 구성 혹은 성형 환형 하이브리드 구성이 있는데 상기 구성에 있어서 환형 데이타 전송 버스는 성형과 유사한 구성이라고 생각할 수 있다. 개개의 데이타 스테이션 각각은 분리 페탈에 위치되는데, 상기 페탈에 있어서 데이타 전송 경로는 중앙 제어 노드에 위치된 릴레이 스위치에서 시작하고 릴레이 스위치로 되돌아오며, 동시에 상기 페탈에 위치한 데이타 스테이션을 통하여 통과한다. 상기 릴레이 스위치는 상기 환형 회로망으로부터 고장난 스테이션을 포함하는 어떠한 페탈을 쇼트시킴으로써 차단시키는데 유용하고 그럼으로서 환형 전송경로의 작동에 있어서 지속성을 유지한다. 데이타 흐름 장치의 제어는 근본적으로 통상적인 환형 토폴로지에서와 동일하다. 상기 구성의 몇몇 변형에 있어서, 개개의 페탈은 하나 이상의 데이타 스테이션을 포함할 수도 있으나, 상기 페탈 전송 루프는 여전히 환형 회로망의 일부이고, 데이타 흐름은 상기 환형 회로망에서 데이타 흐름 방향과 일치하여 페탈의 인입 및 인출 전송 경로에서 단방향으로 흐른다. 둘다의 구성에서 이루어진 성능 및 비밀 유지의 고려사항이 기본적인 링 데이타 분배 토폴로지의 그것과 비슷하다.
또다른 데이타 분배 토폴로지에 있어서, 성형 구성의 배선이 다수의 데이타 스테이션이 OR 형태 논리 게이팅 버스 구성과 함께 사용된다. 상기 OR 게이팅 버스는 다수의 OR 게이팅 버스를 버스형 구조의 회로망에 결합시키는 브리징허브(bridging hub)에 교대로 접속된다. 상기 구성에 있어서, 데이타를 전송하기 위해 허가를 요하는 각각의 스테이션은 데이타를 전송하기 전에 상기 ORing 게이트 버스 구성에 전송적인 다른 스테이션이 있는가를 알아 본다. 상기 구성의 주된 단점은 두개 혹은 그 이상의 스테이션으로부터 데이타의 데이타 충돌을 일어나게 하는 것과 함께 데이타 전송 허가를 구하기 위해 몇몇의 스테이션에서 신호 전송의 지연이 일어날 수도 있다는 것이다. 또한 브리징 허브는 어떠한 데이타 흐름 제어도 제공하지 않는다. 더우기 배선 설계에 있어서 시스템 구성의 융통성이 허용되는 반면에 집중화되어 유지되지 않는다.
각각의 상기 설명된 회로망 토폴로지는 그 자체만의 장점과 단점이 있고, 비밀 유지와 안정성 및 신뢰도에 관한 특성이 각각의 회로망 토폴로지에 대해 다르다는 것은 전술로부터 명백하다.
각각의 토폴로지는 회로망의 관리와 유지에 관한 자체만의 요구조건을 갖는다. 그러나 많은 경우에 있어서 상기 회로망은 사용자의 추가나 감축에 능동적인 관리를 필요로 하고, 때때로 모든 데이타 처리 장치에 대해 균일한 소프트웨어가 요구된다.
성형 토폴로지 회로망의 중앙 제어 및 유지와 버스형 회로망의 융통성 및 분배 배선을 갖고, 값이 싸고, 요구사항 및 능동적으로 사용된 다양한 분배 구조의 변화에 적응할 수 있고, 데이타 처리 장치 및 혹은 스테이션이 종종 추가되거나 감축되는, 근거리 데이타 분배 회로망에도 적응할 수 있는 데이타 분배 시스템을 갖는 것이 바람직하다. 또한 관리자의 능동적인 유지를 필요로 하지 않는 상기 시스템의 다양한 부품을 추가하거나 제거할 수 있도록 충분한 융통성이 있는 분배 구조가 바람직하다. 어떠한 상기 분배 구조도 역시 바람직한 하드웨어의 안정성과 데이타의 비밀 유지 및 관리의 용이성을 고려하여야 한다. 또한 근거리 데이타 분배 회로망을 설치하기 위해 빌딩이 재배선 되어야만 하는지 반대로 빌딩에 있는 현재의 배선을 사용할 것인가를 고려하여야 한다.
본 발명의 원리를 구체화하는 근거리 데이타 분배 회로망 구성에서 집중화된 데이타 스위칭을 갖는 집중화 성형 데이타 분배 시스템은 다양한 방사상 접속부에 접속된 다수의 버스형 데이타 분배 시스템을 구비한다. 각각의 버스형 데이타 분배 시스템은 데이타 분배 버스상에서 근거리 데이타 스위칭을 제어하는 공통 유지설비를 통하여 작동되는 다수의 데이타 분배 버스와 근거리로 된 데이타 스위칭을 구비한다. 특히 다수의 쌍방향 데이타 분배 버스 각각은 버스의 터미날 단부에서 버스 주 제어 회로에 접속된다. 지능 접속기나 혹은 스테이션이 접속될 수 있는 다수의 수동 출구가 각각의 상기 데이타 분배 버스에 접속된다. 각각의 스테이션은 유일한 어드레스를 갖고 또한 상기 버스에 데이타 처리 장치를 개별적으로 결합하기 위해 사용된다. 그룹화된 복수의 버스 주 제어 회로는 버스 종단 허브 설비내에 포함된다. 어떤 버스 주 제어 회로로부터의 데이타는 성형 구성의 일부로서 데이타 트렁크를 통하여 가상 회로 스위칭 기술을 사용한 상기 버스 종단 허브에 의해 중앙 스위칭 회로에 전송될 수도 있다. 중앙 스위칭 회로는 다수의 버스 종단 허브 설비와 다른 전산 엔티티(computing entities)를 접속하고, 또한 가상 회로 스위칭 기술에 의해 작동한다. 각각의 쌍방향 버스와 스테이션의 주기적이고 일시적인 동기에서 데이타 흐름 방향은 그 버스와 관련된 버스 주제어 회로에 의해 그 버스에 전송된 신호에 응답하여 제어된다. 버스 종단 허브 스위칭 설비는 다양한 버스상의 데이타 처리 스테이션을 트렁크 라인을 통하여 상기 중앙 스위칭 회로와 상호 연결하거나 혹은 서로 상호 연결하기 위하여 포함된 버스 주 제어 회로 그룹과 함께 협력한다.
스테이션 혹은 지능 접속기는 데이타 처리 장치를 상기 버스에 접속하는 능동 탭(tab)이고, 또한 버스 인터페이스와 데이타 처리 장치 인터페이스 회로를 포함한다. 상기 장치 인터페이스 회로는 접속된 데이타 처리 장치의 형태에 따라 지정되고, 상기 장치와 상기 버스 사이에 프로토콜 변환을 실행하기 위해 작동한다. 상기 버스 인터페이스는 모든 스테이션에 대해 동일한 설계로 되어 있고, 상기 버스로부터 데이타를 입·출력시키도록 작동한다. 각각의 스테이션은 특별히 어드레스된 데이타만을 수신할 수 있기 때문에 상기 시스템에 있어서 비밀을 유지하는데 능동적으로 도움을 준다. 또한 상기 스테이션은 신뢰도를 증진시키고 관리를 월등히 용이하게 하는데, 이것은 상기 버스 종단 허브가 상기 분배 시스템에 대해 유지 관점으로서의 기능으로 설계되었기 때문이다.
버스 주 제어 회로의 그룹은 각각 관련된 버스 종단 허브에 배치되는데, 상기 버스 종단 허브는 상기 다양한 버스 주 제어 회로를 집중화된 데이타 스위치에 상호 연결하거나 혹은 서로 상호 연결시키기 위하여 가상 회로 스위치를 포함한다. 상기버스 종단 허브는 데이타 처리 장치를 데이타 분배 버스상에서 서로 상호 연결시키거나 혹은 중앙 회로 스위치에 상호 연결시키는 근거리 패킷 스위치로서 기능한다. 상기 버스 종단 허브 설비의 근거리 가상 회로 스위치에 반하여 상기 중앙 회로 스위치는 원격 가상 회로 스위치이다. 상기 버스 주 제어 회로는 그와 관련된 버스상의 데이타 흐름 방향을 제어하도록 기능하고, 또한 개개의 스테이션까지의 데이타 패킷 전송 및 개개의 스테이션으로부터 데이타 패킷 전송을 시작하기 위하여 시작 신호를 동기화한다.
상기 데이타 분배 회로망내의 데이타 흐름은 데이타 패킷 포맷으로 존재한다. 각각의 패킷은 헤더와 메시지 및 프레임 부분을 포함한다. 상기 헤더는 동기 정보와 방향성 데이타 흐름 정보 및 어드레스 필드를 포함한다. 상기 시스템의 어떤 작동 상태 동안에 상기 헤더는 또한 폴링(folling) 명령을 포함하고 메시지는 상태 정보를 포함한다. 상기 폴링 명령과 상태 및 동기 정보는 버스 종단 허브에 접속된 상기 데이타 분배 버스의 유지를 제어하도록 한다. 또한 상기 메시지 부분은 에러 체크 코드(error check code)를 포함한다. 폴링이나 정보를 수신하거나 혹은 데이타를 전송하기 위한 경우에 있어서 원래의 소스에 따라 패킷의 정확한 특성과 내용이 달라진다. 상기 구성의 장점은 데이타 처리 장치를 가감하고, 동시에 공동적으로 고장날수 있는 그룹의 크기를 제한하고, 정보의 비밀 유지와 의도적인 데이타 목적의 안전성의 합리적인 레벨을 유지하는데 있어서 매우 큰 융통성을 허용하는 버스 배선 설계를 포함한다. 상기 장치의 다른 측면은 경쟁 스테이션 사이의 경쟁이 일단 해결되면, 데이타를 버스 종단 허브에 연속적으로 전송하는 개개의 스테이션은 상기 버스 종단 허브를 동기화하기 위하여 배선에 동기 펄스를 인가하는데, 즉, 경쟁 스테이션 사이에 경쟁하는 동안에 상기 버스상의 데이타 흐름 속도 보다 빠른 클럭 속도로 데이타를 전송하게 된다.
본 발명의 원리를 구체화하는 근거리 데이타 분배 회로망에 적당한 가상 회로 스위치는 1973년 7월 31일에 특허 허여된 미합중국 특허 제 3,749,845호에 에이.지.프레이저에 의해 종래에 개시되었고, 개시된 바와같이, 다양한 근거리 데이타 분배 회로망 토폴로지에 응용될 수 있다. 그것은 특히 성형 회로망 토폴로지에 적합하고, 성형 회로망의 공통 중앙 노드 혹은 제어기에 접속된 두개의 별개의 데이타 처리 유니트 사이에 가상 회로를 만들기 위하여 작동한다. 가상적인 상기 접속은 서로간의 통신에서 두개의 데이타 처리 스테이션에 전용 회로 접속되도록 나타나는 어느 한 시간에서 정말로 일시적인 접속이다.
제1도에는 본 발명의 원리를 구체화하는 근거리 데이타 분배 회로망의 실시예를 블럭도가 도시되었다. 다수의 데이타 전송 버스(110)가 각각의 데이타 전송 버스 (110)에 접속된 다수의 데이타 처리 장치(120)와 함께 도시되었다. 상기 데이타 전송 버스(110) 각각은 교대로 버스 종단 허브(130)에 포함되는 버스 주 제어 회로 (129)에서 종단된다. 각각의 버스 종단 허브(130)는 데이타 트렁크(111)를 통하여 중앙 가상 회로 스위치(150)에 교대로 접속된 트렁크 회로(131)를 포함한다. 상기 버스 종단 허브와 중앙 회로 스위치 각각은 전술한 미합중국 특허 제3, 749,845호에 개시된 바와같은 가상 회로 스위치를 접속 링크를 데이타 처리 장치 사이에 혹은 주 컴퓨터(140)나 통로 트렁크(141)에 제공한다. 상기 개개의 데이타 처리 장치(120) 중 어느 하나가 상기 회로망 시스템을 통해 주 컴퓨터에 통신할 수도 있으며 혹은 통로 트렁크(141)을 통해 통로 스위치에 통신할 수도 있고 혹은 다른 데이타 처리 장치(120)중 어느 하나와 통신할 수도 있다.
데이타 처리 장치(120) 각각은 지능 접속기 유니트 혹은 스테이션(160)을 통하여 버스(110)에 접속된다. 버스(110)와 상기 지능 접속이 유니트(160) 사이에는 수동 플러그 장치가 있으며, 수동 플러그 장치(161)는 지능 접속기 유니트(160)로 하여금 사용되지 않은 수동 버스 리셋터클(receptacle)을 갖는 버스를 따라 어디든 접속되도록 한다. 상기 지능 접속기 유니트 혹은 스테이션(160) 각각은 장치 인터페이스 유니트(162) 및 버스 인터페이스 유니트(163)를 포함한다. 장치 인터페이스 유니트(162)는 상호 연결한 특수한 장치 형태로 한정되고 스테이션 식별 코드 및 형태 코드를 포함하여 제어된 유지 유니트가 상기 데이타 처리 장치를 식별할 수 있도록 한다. 둘다의 스테이션 유니트는 데이타 버퍼링 능력을 갖는다.
각각의 버스(110)는 버스 종단 허브(130)내에 포함된 버스 주 제어 회로 (129)에서 종단된다. 상기 버스 주 제어 회로(129)는 상기 버스 종단 허브 (130)상의 스위칭 회로와 상기 버스(110) 사이에서 데이타를 버퍼하기 위한 데이타 메모리를 포함한다. 상기 버스 종단 허브(130)는 접속된 버스상에 위치된 목적지에 대해 근거리 데이타 스위치용 가상 회로 스위치로서 동작하는 어드레스 변환 회로를 포함하고, 그 다음 트렁크 회로(131)와 데이타 트렁크(111)를 경유하여 소프트웨어 제어를 통해 소망한 원격 목적지에 데이타를 향하도록 하기 위하여 회로 패턴을 설정하는 중앙 가상 회로 스위치(150)에 교대로 접속된 목적지에 접속된다. 버스 종단 허브(130)의 데이타 스위칭 회로는 근거리 가상 회로 스위치로서 작동하고, 그것이 동일한 버스 종단 허브(130)에 결합된 동일한 버스(110)에 접속되는지 혹은 다른 버스(110)에 접속되는지, 어떤 다른 데이타 처리 장치(120)에 어떤 하나의 데이타 처리 장치(120)의 상호 연결을 허여하고 제어한다. 또한 상기 버스 종단 허브(120)의 데이타 스위칭 회로는 어떤 데이타 처리 장치를 상기 중앙 가상 회로 스위치(150)에 접속하기 위하여 작동하고, 그렇게 함으로써 다른 버스 종단 허브 및 그와 관련된 데이타 처리장치에 접속되거나 혹은 주 통로에 접속된다.
제1도에 도시한 바와같은 근거리 데이타 분배 시스템상의 데이타 전송은 전형적으로 불규칙하게 산재되어 집중된 데이타 버스트(burst)를 구비한다. 그러므로 패킷 포맷으로 데이타를 전송하는데 유익하다. 제1도의 근거리 데이타 분배 회로망에 의해 사용된 데이타 패킷의 특정 포맷이 제2도, 제3도 및 제4도에 개략적 형태로 도시되었다. 상기 데이타 패킷은 상기 메시지 그자체뿐 아니라 메시지 제어와 메시지 목적지 정보를 전송하도록 설계된다. 주어진 데이타 패킷의 특정 배열은 사용 의도와 전송 방향에 따라 다르지만, 그러나 상기 실시예에 있어서 모든 패킷은 공통적인 특징을 갖는다. 제2도, 제3도 및 제4도에서 논의된 상기 데이타 패킷은, 모두 일정한 순서로, 헤더 부분과, 메시지 부분 및 패킷 부분을 묘사하는 에러 체크 정보와, 프레이밍(framing) 부분을 포함한다. 패킷의 헤더 부분은 시작 비트와 후속하는 방향 비트 및 그 다음 뒤 따르는 특정한 목적 비트르 포함한다. 상기 처음 순서 다음에 어드레스 필드가 뒤따르고 적절한 순간에 포즈 필드(pause field)와 제2시작 비트가 뒤따른다. 제3 및 제4도 상기 데이타 패킷의 메시지 부분은 채널 번호를 포함하는데 그 뒤에 전송된 정보에 따라 크기에 변할 수도 있는 데이타 메시지가 뒤따른다. 에러 체크 및 프레이밍 코드가 상기 데이타 패킷을 종단시킨다. 본 명세서에서 몇몇의 패킷이 비트로 묘사되었지만, 상기 유니트는 실제적으로 멀티비트 유니트를 구비한다는 것을 이해될 것이다. 부가적으로 특정 패킷 포맷이 개시되었지만, 다른 다양한 포맷 변화가 본 발명의 정신과 범위를 벗어나지 않고 사용될 수 있다는 것도 알 수 있다. 제2도에 개시된 상기 패킷(200)은 상기 버스 주 제어 회로(129)로부터 스테이션(120) 및 그와 관련되고 상기 버스(110)에 접속된 데이타 처리 장치(120)까지 데이타를 전송하도록 된 것이다. 도시된 전체 패킷(2000)은 상기 버스 주 제어 회로(29)와 상기 버스 종단 허브(130),(303)를 개시한다.
상기 두 개의 패킷 세그먼트는 데이타가 데이타 처리 장치(120)로부터 상기 버스 주 제어 회로까지 보내진다는 환경에 적응한다. 상기 패킷 세그먼트(300)의 처음 부분(301)(즉, 시작 비트(311)와 방향 비트(312))은 상기 버스 주 제어 회로 (129)로부터 공급된다. 연속되는 특정 목적 비트 혹은 우선 순위 비트(313)와 상기 어드레스 필드(314)가 우선 순위 어드레스를 갖는 스테이션이 상기 버스에 억세스되도록 되어 있는 경쟁 스테이션에 의해 공급된다. 상기 경쟁 과정에서 승리한 특별한 스테이션은 후속 패킷 세그먼트(303)를 상기 버스에 인가한다. 상기 패킷 세그먼트(303)는 시작 비트(306)와 채널 번호(307) 및 메시지 혹은 데이타 부분(308)을 포함한다. 제4도의 상기 패킷 세그먼트(401)는 제어 혹은 폴링 패킷이고, 해더 부분인 패킷 세그먼트(401)는 상기 버스 주 제어 회로(129)로부터 공급되며, 상기 패킷 세그먼트(402)는 상기 헤더 부분인 패킷 세그먼트(4501)가 어드레스된, 스테이션으로부터의 응답을 포함한다.
제2도에 도시한 패킷(200)의 선두의 두 비트는 시작 비트(211)와 방향 비트 (212)이다. 상기 두개의 비트는 모두 상기 버스 종단 허브(130)로부터 기원한다. 전술한 바와같이 상기 시작 비트(211)는 상기 버스(110)에 접속된 모든 스테이션 (160)의 클럭을 동기화시키는데 사용되고, 상기 방향 비트(212)는 버스상에서 후속 데이터 흐름의 방향을 지시한다. 제2도에 도시한 바와같이 "1" 방향 비트(212)는 데이타가 상기 버스 주 제어 회로(129)로부터 지정된 어드레스(214)를 갖는 데이타 처리 장치(120)로 흐른다는 것을 나타낸다. 제3도에 도시된 "0" 방향(312) 비트는 후속 데이타가 데이타 처리 장치(120)로부터 상기 버스 주 제어 회로(192)로 흐른다는 것을 나타낸다. 제4도에 도시한 바와같이 "1" 특정 목적 혹은 폴(poll) 비트 (413)에 의해 뒤따라지는 "1"방향 비트(412)는 패킷 세그먼트(401)가 식별된 데이타 처리 장치(160)로부터의 응답 메시지(402)에서 상태 정보를 취하는 것과 관련된다는 것을 나타낸다.
버스 주 제어 회로(129)로부터 데이타 처리 장치(120)로 데이타 전송이 이루어지는 동안에, 버스상의 모든 스테이션(160)은 방향 비트(212)에 응답하고, 또한 작동의 수신 모드에 둔다. 계속해서, 각각의 스테이션(160)은 자신의 개개의 어드레스에 대응하는가를 알기위해 패킷의 어드레스 부분(214)에서 관찰한다. 패킷에서 정의된 특정 어드레스를 갖는 스테이션(160)은 후속되는 채널 번호(215)와 데이타 (216)에서 클럭한다. 모든 다른 스테이션은 상기 메시지를 무시하고, 후속 시작 비트(211)에 의해 정의된 데이타 전송 기간 동안 기다린다.
상기 버스에 억세스하기 위한 스테이션(160)의 경쟁은 전송할 데이타를 갖는 각각의 개별 데이타 처리 장치(120)에 응답하여 개별적으로 시작된다. 상기 버스 주 제어 회로(129)로 데이타가 흐르는 경우에 있어서, 전송할 정보를 가진 스테이션(160)은 상기 주 제어 회로(129)에 의해 기원된 상기 패킷 세그먼트(300)에 포함된 시작 비트(311)와 알맞은 방향 비트(312)의 수신에 응답하여 데이타 분배 버스 (110)에 억세스를 구한다. 계속해서, 데이타 흐름의 방향을 설정하고, 개별 스테이션은 데이타 전송 버스(110)에 억세스하기 위하여 개별적으로 경쟁한다. 특정한 어드레스를 가진 스테이션(160)은 상기 버스(110)에 결합된 각각의 개별 데이타 처리 장치(120)와 연관된다. 또한 상기 스테이션은 상기 버스에 자신의 특정한 어드레스 (우선 순위 코드)를 한 비트씩 인가하고 동시에 내부 수신기 유니트로 버스(110)의 논리상태를 모니터한다.
패킷에서 314로 표시된 어드레스 혹은 경쟁 기간 동안에, 상기 버스는 버스 주 제어 회로(129)에 의해 미리 약(weak) 논리 상태인 "0" 논리 상태로 구동되는데, 접속된 어떤 스테이션(160)의 인가된 논리 "1" 상태에 의해 무시될 수도 있다. 각각 스테이션(160)에서 각각의 버스 인터페이스 유니트(163)는 소망된 논리 상태로 상기 버스를 구동시키기 위하여 3 상태(출력을 고임피던스 상태에 둠)로 함으로써 논리 "0"가 상기 버스에 인가되고, 그것에 의하여 상기 버스(110)가 상기 버스 주 제어 회로(129)에 의해 설정된 "약" 논리 0 상태로 유지된다. 상기 버스(110)를 논리 "1" 상태로 구동시킴으로써 논리 "1" 상태가 공급된다. 각각의 개별 스테이션(160)은 상기 버스에 현재 인가되고 있는 논리 상태와 상기 버스의 논리 상태를 비교한다. 만일 버스의 논리 상태가 "1"이고 동시에 특수한 스테이션(160)의 논리 상태 출력이 "0"라면, 특수한 스테이션 인터페이스는 상기 버스에서 억세스하기 위한 경쟁을 중지한다. 특수한 스테이션 인터페이스(160)가 상기 데이타 전송 버스에 억세스되면(모든 다른 경쟁 스테이션 보다 오래 지속됨으로써), 상기 스테이션 인터페이스는 제3도에 도시된 응답(303)에 포함된 동기화를 위한 제2시작 비트(306)로 결론되는 특별한 비트 조합을 전송한다. 상기 제2시작 비트(306) 다음에 상기 데이타 패킷의 채널 번호 부분(307)과 메시지 부분(308)이 후속하고, 그 다음에 에러 체크 코드 및 프레이밍 순서(309)가 후속된다.
폴링 기간 동안에 상기 데이타 전송 버스(110)에 현재 접속된 스테이션 동일성이 결정되고, 일정한 유지 기능이 자동적으로 실행된다. 제4도에 개시된 데이타 패킷 세그먼트(401)는 시작 비트(411)와, 방향 비트(412) 및, 폴링(polling) 절차가 즉시 후속된다는 것을 나타내기 위해 논리 "1" 상태를 갖는 것으로 도시된 특수 폴링 비트(413)를 포함한다. 특정 스테이션(160)을 식별하기 위하여 후속하는 어드레스 부분(414)이 보내진다. 각각 및 모든 스테이션은 주기적으로 또한 개별적으로 그 상태에 대해 폴링되어진다. 각각의 스테이션은 개별적으로 현재의 개별 상태를 표시하고, 접속된 데이타 처리 장치(120)의 형태를 표시하며, 특정한 식별 코드를 표시하기 위하여 상기 버스 주 제어 회로(129)와 버스 종단 허브(130)에 메시지 부분(402)을 되돌려 보낸다. 버스 주 제어 회로(129)와 스테이션(160) 각각은 제1도에 도시한 바와같이 관련된 지시자(179), (180)를 구비한다. 상기 지시자(179), (180)는 LED 소자가 될 수도 있지만, 본 명세서에서 그렇게 제한되지는 않는다. 지시자(179)는 상기 버스 주 제어 회로(129)에 접속된 상기 버스(100)가 기능하는 지를 나타내고, 지시자(180)는 특수한 스테이션(160)이 기능하는 지를 나타낸다. 그러므로 사용자 혹은 관리자는 상기 시스템의 비기능(nonfunctioning) 부분을 즉시 식별할 수 있다. 버스에 플러그되고 비활성 혹은 인가 전력을 갖지 않는 스테이션은 상기 폴(poll)에 응답하지 않는다.
전술한 바와같이, 상기 버스 종단 허브(130)는 개별 데이타 처리 스테이션이 억세스하기 위해 경쟁하고 버스 주 제어 유니트에 전송하기 위하여 상기 버스에 데이타를 인가하는 시간 간격을 확정한다. 상기 경쟁 과정은 개별 스테이션(160)의 어드레스나 혹은 우선 순위 코드를 비교하는 것을 포함하는데, 각각의 스테이션은 상기 버스에 자신의 어드레스를 비트마다 인가한다(만일 오직 하나의 스테이션이 경쟁한다면, 자동적으로 승리한다). 각각의 스테이션은 버스의 논리 상태와 자신의 현재 비트 출력을 비교한다. 어떤 하나의 스테이션이 논리 "1" 비트를 인가하면, 버스의 논리 상태는 논리 "1"이다. 신호의 전송이 즉시 이루어지지 않기 때문에, 하나의 버스를 따라 전달 지연이 고려되어야 한다. 그러므로 각각의 개별 스테이션은 전송 버스 길이에 대한 전달 지연 기간을 최소한 2배로 하는 펄스 지속 시간을 갖는 어드레스 비트를 발생한다. 상기 확장된 지속 기간 펄스는 펄스가 스테이션에 의해 버스의 근단부에서 발생하든지 혹은 원단부에 발생하든지 관계없이 그 자체의 개별 샘플링 윈도우 동안에 상기 데이타 전송 버스를 따라 모든 인터페이스 스테이션에 의해 검사될 수도 있다. 전술한 경쟁 구성의 특별한 장점은 상기 경쟁 기간이 버스 전송 시간을 수용하기 위하여 느린 데이타 속도로 작동될 수도 있으며, 동시에 각각의 경쟁 스테이션은 우선 순위 코드를 인가하고 그것을 버스의 상태와 비트마다 비교하고, 승리한 스테이션에 의해 발생된 제2시작 비트에 응답하여 후속 데이타 전송이 빠른 데이타 속도로 이루어질 수도 있다는 것이다.
전형적인 지능 접속 혹은 스테이션의 버스 인터페이스 부분의 입력 및 출력 리드를 나타내는 블럭도가 제5도에 도시되었다. 제6도를 참조하여 비록 내부의 기능 성분이 다수의 기능 블럭으로 논의 되더라도 제5도의 블럭(500)은 단일 집적 회로 칩으로 구체화될 수 있다. 상기 버스 인터페이스는 데이타 패킷을 송수신하도록 작동하고, 경쟁 기능을 실행한다. 데이타 패킷을 수신하는데 있어서, 그것은 인입 데이타 패킷에서 어드레스를 인지하여야 하고, 상기 데이타를 취한 다음 상기 인입 데이타에서 에러를 체크하여야 한다. 데이타를 보내는데 있어서 그것은 반드시 경쟁 과정에 참여해야 하고 포함된 에러 체크 코드와 함께 데이타를 전송해야 한다. 스테이션은 수동 플러그 장치를 통하여 상기 버스로부터 쉽게 접속되거나 혹은 분리될 수 있기 때문에, 버스 인터페이스는 상기 버스에 준비된 새로운 처리 스테이션을 첨가하도록 인스톨레이션(installation) 처리를 포함한다. 상기 버스 인터페이스의 다른 기능은 관리 기능을 수행하기 위하여 폴 요구에 대한 주기적인 응답이다.
상기 버스 인터페이스 유니트(500)는 BUSOUT 리드(501)와 BUSIN 리드(502) 및 BUSEN 인에이블 리드(503)에 의해 송수신기(505)에 접속된다. 그 다음 상기 송수신기 구동기(505)는 버스(110)에 교대로 접속된다. 상기 BUSIN 리드(502)는 송수신기 구동기(505)로부터 인입 데이타를 수용하고, 상기 BUSOUT 리드(501)는 송수신기(505)로 데이타를 전송한다. 상기 BUSEN 리드(503)는 소망된 논리 상태로 상기 버스를 구동시키기 위하여 인터페이스를 인에이블한다.
리드(511) 내지 리드(514)(WR.RD.CS A0-A1)는 버스 인터페이스 유니트에 대한 입력 명령 리드이다. 상기 명령은 어느 특수한 시간에 리드(511) 내지 리드 (514) 각각에 인가된 신호의 논리 상태의 특수한 조합에 의해 정의된다. 리드 (514)(D0-D7)는 상기 데이타 처리 장치에 접속된 쌍방향 데이타 전송 버스이다. 리드(516)에 전송된 데이타와 관련 있는 제9비트는 리드(517)(DCTD)의 인터페이스로 전송되고, 인터페이스로부터 리드(518)(DCFROM)상의 데이타 처리 장치로 전송된다. 리드(520)는 상기 실시예에서 상기 버스의 데이타 속도의 4배로 셋트된 근거리 클럭 신호를 수용하고, 상기 리드(521)는 시작 시간에 인가된 리셋(reset) 입력이다. 인터페이스가 데이타 패킷을 전송하거나 혹은 수신할때 마다, 그것은 인터페이스에 접속된 데이타 처리 스테이션에 인가되는 리드(225)에 차단 신호를 공급한다. 리드(530),(531)는 상기 인터페이스 회로를 활성화시키기 위해 DC 전압을 수용하는 전력 리드이다.
제6도에는 버스 인터페이스의 블럭도가 도시되었다. 버스 인터페이스 송수신기(505)는 점선(601)이 오른쪽에 있고, 상기 버스 인터페이스 논리 회로(610)는 송수신기/구동기(505)를 통하여 상기 데이타 분비 버스로부터 데이타를 송수신하도록 접속된다. 상기 송수신기 구동기(505)의 데이타는 상기 버스에 직렬 포맷으로 송수신되고, 데이타 변환 논리 회로(610)에 의해 데이타 처리 장치에 대해 병렬 포맷으로 그리고 병렬 포맷으로부터 변환된다. 인입 및 인출 데이타는 입력/출력 버퍼 메모리(625)에 일시적으로 저장된다. 버퍼 메모리(625)는 선입 선출(fifo)형 버퍼 메모리이고, 송수신되는 패킷을 일시저장한다. 상기 버퍼링 기억은 어떤 데이타 처리 장치의 데이타 전송 속도와 상기 데이타 분시스템 전송 속도와의 차를 조절하는데 이용된다. 메모리(625)와 관련된 것은 상태 레지스터(626)와, 스테이션 레지스터 (627) 및 폴 레지스터(628)가 있다. 스테이션 레지스터(627)는 상기 특수한 스테이션의 지정된 어드레스 정보를 포함한다. 상기 폴 레지스터(628)는 폴 요구에 폴 응답 메시지를 제공한다. 상기 데이터 처리 장치의 인입 및 인출 데이타는 각각 상기 메모리(625)에 리드(635), (636)를 통하여 결합된다.
제어 신호는 리드(640)을 통하여 데이타 처리 장치로부터 어드레스 복호 회로(641)에 인가된다. 어드레스 복호 회로(641)는 상기 메모리(625)와 레지스터 (626),(627),(628)의 인입 및 인출 데이타를 선택하도록 작동하는 입력 신호 조합과 관련된 제어 신호를 발생한다. 타이머 회로(649)는 스테이션 인터페이스내의 게이팅 회로를 동기 제어하고 송수신기 구동기(505)를 인에이블시키는 타이밍 신호를 발생한다.
제7도에는 버스 종단 허브(701)와 그것에 포함된 버스 주 제어 회로 (706), (707)의 블럭도가 도시되었다. 버스 종단 허브(701)는 모니터 유니트(702) 및 관련된 버스 제어 및 어드레스 변환 회로(703)를 포함한다. 버스 제어 및 어드레스 변환 회로는 제어 버스(704)와 데이타 버스(705)에 접속된다. 제어 버스(704)와 데이타 버스(705)는 버스 주 제어 회로(706),(707)와 트렁크 회로(708)에 결합된다. 상기 버스 주 제어 회로(706),(707) 각각은 근거리 데이타 분배 버스(110)에 접속되고, 상기 트렁크 회로는 분배 트렁크(111)에 접속된다. 오직 두개의 버스 주 제어 회로가 도시되었지만, 다수의 상기 회로가 수용될 수도 있다.
버스 종단 허브(701)는 버스 종단 허브(701)에 결합된 상기 분배 버스(110)를 구비한 매우 근거리의 분배 시스템에 대해 유지 제어로서 상기 모니터(702)를 통해 작동한다.
상기 모니터(702)는 데이타 분배 버스에 접속된 스테이션과 관련된 상기 주 제어 및 유지 기능을 실행하기 위해 프로그램된 마이크로 컴퓨터이다. 상기 모니터는 고장난 스테이션을 검출하고 분리하는데 도움을 준다. 상기 모니터는 버스 제어 및 어드레스 변환 회로(703)를 통하여 작동하고, 상기 버스 주 제어 회로 (706), (707) 등을 주기적으로 폴하는 전용 프로세서를 포함하고, 그들을 통해 스테이션이 데이타 분배 버스(110)에 접속된다. 버스 주 제어 회로는 현재 상태에서 상기 버스상의 어드레스를 폴하도록 된다. 폴링을 통하여 상기 버스로부터 스테이션의 접속 및 분리를 결정하는 관리 기능이 모니터될 수 있다. 버스 종단 허브에 접속된 스테이션중 하나가 결함이 있거나 부적당하게 작동하면, 상기 버스 종단 허브는 버스 주 제어 회로를 작동하지 못하도록 하고 또한 지시기(706)를 작동하지 못하도록 하여, 고장났거나 하드웨어의 보수를 요할 수도 있는 개별 버스 분배 시스템을 식별한다. 그러므로 많은 관리 기능이 자동적으로 실행될 수 있다. 상기 버스 제어 및 어드레스 변환 회로(703)는 버스 사이 및 트렁크와 스테이션 사이의 데이타 전송을 제어하기 위해 패킷 스위칭 기능을 제공하는 근거리 가상 회로 패킷 스위치로서 작동한다.
데이타를 전송하는 동작에 있어서, 버퍼내에 버스(110)로부터 미리 수신된 데이타를 갖고 있는지의 여부를 알기 위하여 각각의 버스 주 제어 회로는 라운드 로빈 방식으로 제어 버스(704)를 통하여 폴링이 이루어진다. 상기와 같은 데이타가 있으면, 스테이션 및 채널 어드레스는 버스(705)에 게이트되고, 어드레스 변환 유니트(703)에 전송된다. 어드레스 변환 회로는 패킷의 적당한 목적지 어드레스를 찾아내기 위하여 조사표(look-up table)를 사용하고, 버스 제어는 그것을 데이타 전송 버스(705)에 게이트한다. 만일 목적지 버스 주 제어 혹은 트렁크 회로가 패킷을 수용하기 위한 버퍼에 충분한 룸(room)을 갖고 있으면, 제어 버스를 통하여 그렇게 지시한다. 그러면 목적지 어드레스 및 관련된 데이타는 상기 데이타 버스를 통하여 목적지에 전송될 수 있다. 만일 목적지가 버퍼에 룸을 갖고 있지 않으면 전송이 이루어지지 않는다. 데이타는 소스 버스 주 제어 회로의 버퍼에 남아 있고, 후속 데이타 전송 사이클 동안에 전송될 수 있다.
모든 데이타가 버스 주 제어 회로(706)와 트렁크 회로(701)에 버퍼되기 때문에, 데이타 전송 버스(110)와 트렁크 라인은 상이한 데이타 전송 속도로 모두 작동한다. 이렇게 함으로써 유익하게도 상이한 데이타 속도의 버스 시스템이 하나의 결합된 근거리 통신망으로 결합할 수 있다.
제1도에 도시한 상기 중앙 가상 회로 스위치와 같은 중앙 스위치로부터 보내지거나 혹은 수신된 데이타는 트렁크 라인(111)에 접속된 트렁크 회로(708)의 제어를 통해 처리되는데, 그 동작은 버스 주 제어 회로의 동작과 비슷하므로 상세하게 논의하지 않는다.
상기 스테이션 사이의 경쟁이 진행되는 동안에 예정된 논리 상태로 상기 버스를 구동시키는 것을 포함하여 상기 버스와 상기 버스 주 제어 회로 사이를 인터페이스하는 필요한 전기적 레벨을 제공하는 송수신기/구동기(811)를 통해 근거리 데이타 분배 버스(110)에 접속된 버스 주 제어 회로의 블럭도가 제8도에 도시되었다. 상기 버스 주 제어 회로는 송수신기 회로(815)에 의해 데이타 버스(705)에 접속된다. 송수신기 회로(815)는 패킷 제어 논리 회로(817)로부터 데이타를 송수신하기 위해 접속된 선입 선출형 버퍼 메모리에 결합된다. 패킷 제어 논리 회로(817)는 데이타를 리드(812)를 통하여 송수신기(811)에 송신하고 리드(813)를 통해 송수신기(811)로부터 데이터를 수신하기 결합된다. 패킷 제어 논리 회로(817)는 패킷을 직렬/병렬 변환하고, 알맞은 에러 코드를 가산하고, 동기화 동기를 제공하고, 개개의 패킷에 폴링 및 프레이밍 신호를 가산하도록 지시하는 것을 포함하는 패킷 형태를 공식화한다. 버퍼 메모리(816)와 관련된 것에는 폴 레지스터(821)와, 패리티 발생기 체커(checker) 회로(822) 및 상태 레지스터(823)가 있다. 폴 레지스터는 다음 폴링 기간 동안에 폴링될 스테이션을 식별하는 어드레스를 유지한다. 이것은 데이타 버스(705)와 제어 버스(704)를 통하여 모니터에 의해 적재된다. 폴에 대한 응답은 데이타 패킷 전송과 동일한 방법으로 데이타 버스(705)를 통하여 모니터에 전송되는 것에 우선하여 메모리(816)에서 유지된다. 패리티는 회로(822)에 의해 인출하는 데이타에 대해 지정되고, 인입 데이타에 대해 체크되며, 상태 레지스터(823)는 제7도에 도시된 상기 모니터(702)가 판독할 수 있는 상태 지시기 신호를 공급한다.
선택 논리 회로(825)는 버스 주 제어 회로(705)에 결합하는 슬롯내의 플러그에 포함된 고정 배선 어드레스를 인지하도록 결합된다. 어드레스는 버스 종단 허브(701)에 포함된 어드레스 변환기와 버스 제어부를 접속하기 위하여 버스 주 제어 회로를 선택하는데 사용된다. 후면 인터페이스 제어부(826)은 상기 버스 주 제어 회로의 동작을 제어하기 위하여 버스 제어부에 공급된 제어 신호에 응답한다.
또한 패킷 타이밍 회로(828)는 인입 및 인출 패킷을 갖는 송수신기(811)의 동작의 동기화를 가능하게 하는데 포함된다. 패킷 타이밍 회로(828)는 패킷 제어 논리 회로(817)가 버스 주 제어 회로내의 게이팅 회로를 동기적으로 제어하고, 송수신기(811)를 인에이블시키기 위하여 이용되는 타이밍 신호를 발생한다.

Claims (10)

  1. 데이타 전송 버스와 ; 데이타를 송수신하기 위한 수단과, 상이한 입력 및 출력 데이타 속도를 조절하기 위한 데이타 기억 수단 및, 데이타 처리 장치를 수용하기 위한 어드레스 및 접속 수단을 각각 포함하면서, 상기 데이타 전송 버스에 접속된 제1 및 제2 스테이션을 구비하는 근거리 데이타 분배 시스템에 있어서, 데이타 전송 버스에 접속된 버스 주 제어 회로와, 외부 데이타 처리 엔티티(entities)에 접속하기 위한 수단과, 근거리 가상 회로 스위칭 수단과, 상기 데이타 전송 버스와 거기에 접속된 제1 및 제2 스테이션의 작동 상태를 모니터링하기 위한 버스 모니터링 수단을 포함하는 버스 종단 허브를 구비하며, 상기 버스 주 제어 회로는 데이타 구동 및 수신 수단과, 상이한 입력 및 출력 데이타 속도를 조절하기 위한 데이타 버퍼링 수단을 포함하며, 상기 근거리 가상 스위칭 수단은 상기 제1스테이션과 제2스테이션간에 그리고 상기 제1 및 제2 스테이션중의 하나와 외부 데이타처리 엔티티간에 데이타 흐름을 제어하도록 작동하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  2. 제1항에 있어서, 상기 버스 종단 허브가, 데이타 구동 및 수신 수단과, 상이한 입력 및 출력 데이타 속도를 조절하기 위한 데이트 버퍼링 수단을 구비한 제2 버스 주 제어 회로와, 상기 제2 버스 주 제어 회로에 접속된 제2 데이터 전송 버스와, 데이타를 송수신하기 위한 수단과, 상이한 입력 및 출력 데이타 속도를 조절하기 위한 데이타 기억 수단과, 데이타 처리 장치를 수용하기 위한 특정한 어드레스 및 입력 수단을 각기 포함하며, 제2 데이타 전송 버스에 접속된 제3 및 제4 스테이션을 더 포함하며, 상기 근거리 가상 회로 스위칭 수단이 상기 제3 및 제4 스테이션간에, 스테이션중 하나와 상기 외부 데이타 처리 엔티티간에, 그리고 상기 제1 및 제2 데이타 전송 버스간에 데이타 흐름을 제어하기 위해 또한 작동하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  3. 제2항에 있어서, 상기 버스 종단 허브가, 출력 접속부와, 상이한 입력 및 출력 데이타 속도를 조절하기 위한 데이타 기억 수단을 포함하는 트렁크 접속회로와, 상기 출력 접속부에 접속된 데이타 전송용 트렁크를 더 포함하며, 상기 외부 데이타 처리 엔티티가 상기 트렁크에 접속된 중앙 가상 회로 스위치 노드를 포함하며, 상기 데이타 스위칭 수단에 상기 데이타 전송 버스 및 그와 관련된 스테이션과 상기 중앙 가상 회로 스위치 노드 사이의 데이타 흐름을 제어하기 위해 또한 작동하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  4. 제3항에 있어서, 다수의 추가 데이타 전송 버스에 접속된 제2 버스 종단 허브를 더 포함하며, 상기 중앙 가상 회로 스위치 노드가 상기 제1 및 제2 버스 종단 허브 사이의 데이타 흐름을 제어하도록 작동되는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  5. 제1항 또는 제4항에 있어서, 상기 버스 주 제어 회로가 상기 데이타 분배 버스에 결합된 스테이션을 폴링하기 위한 수단과, 상기 데이타 전송 버스에 인가된 데이타 패킷을 제어하기 위한 데이타 패킷 제어 회로를 포함하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  6. 제1항 또는 제4항에 있어서, 상기 버스 모니터링 수단이 상기 데이타 전송 버스에 접속된 각각의 스테이션 상태를 폴링하기 위한 수단을 포함하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  7. 제1항 또는 제4항에 있어서, 데이타 흐름이 패킷 포맷인 것을 특징으로 하는 근거리 데이타 분배 시스템.
  8. 제1항 또는 제4항에 있어서, 상기 근거리 가상 회로 스위칭 장치가 어드레스 변환 회로를 포함하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  9. 제8항에 있어서, 각각의 패킷이 상기 버스 주 제어 회로와 접속 스테이션 사이에 동기화를 제공하기 위한 제1 비트와, 버스 주 제어 수단과 접속 스테이션 사이의 데이타 흐름 방향을 지정하기 위한 제2 비트를 포함하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
  10. 제1항 또는 제4항에 있어서, 상기 버스 모니터링 수단이 고장난 데이타 전송 버스나 혹은 거기에 접속된 고장난 스테이션을 갖는 데이타 전송 버스를 식별하고 분리하도록 작동하는 것을 특징으로 하는 근거리 데이타 분배 시스템.
KR1019870008001A 1986-07-24 1987-07-23 근거리 데이타 분배 시스템 KR960001266B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US890,262 1978-03-27
US890262 1986-07-24
US06/890,262 US4787082A (en) 1986-07-24 1986-07-24 Data flow control arrangement for local area network

Publications (2)

Publication Number Publication Date
KR880002079A KR880002079A (ko) 1988-04-29
KR960001266B1 true KR960001266B1 (ko) 1996-01-25

Family

ID=25396472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008001A KR960001266B1 (ko) 1986-07-24 1987-07-23 근거리 데이타 분배 시스템

Country Status (2)

Country Link
KR (1) KR960001266B1 (ko)
CA (1) CA1286788C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638520A (en) * 1995-03-31 1997-06-10 Motorola, Inc. Method and apparatus for distributing bus loading in a data processing system

Also Published As

Publication number Publication date
CA1286788C (en) 1991-07-23
KR880002079A (ko) 1988-04-29

Similar Documents

Publication Publication Date Title
US4787082A (en) Data flow control arrangement for local area network
US5430442A (en) Cross point switch with distributed control
US4929939A (en) High-speed switching system with flexible protocol capability
JP2584647B2 (ja) 通信網のノード装置
EP0372801A2 (en) A method and apparatus for configuring data paths within a network station
US6483849B1 (en) Network transceiver having a LED interface operable in parallel and serial modes
US20020144159A1 (en) HomePNA device with the function of transmitting power over a network wire
US4710769A (en) Transmit-secure non-blocking circuit-switched local area network
EP0230549B1 (en) Linear-space signalling for a circuit-switched network
US5285449A (en) Protocol for hybrid local area networks
JPH0344138A (ja) 使用者装置間通信ネットワーク
US6311220B1 (en) Method and apparatus for communicating data and management information
US5182554A (en) Third party evavesdropping for bus control
KR100391024B1 (ko) 2-핀분산형이더넷버스구조
US5467351A (en) Extendible round robin local area hub network
KR0174702B1 (ko) 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법
JPH08223195A (ja) ポート数の拡張が可能なローカル・エリア・ハブ・ネットワーク及びそのポート数拡張方法
US5703883A (en) Expandable repeater controller
KR960001266B1 (ko) 근거리 데이타 분배 시스템
US7454513B2 (en) Interface link layer device for long delay connections
GB2031628A (en) Digital communication system
US4815070A (en) Node apparatus for communication network having multi-conjunction architecture
US4858228A (en) Communication system employing multi-conjunction architecture
KR0170495B1 (ko) 가상토큰버스 통신망의 매체접근 제어장치 및 그 방법
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070110

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee