KR880008180A - 리드 데이타 버퍼 제어회로 - Google Patents

리드 데이타 버퍼 제어회로 Download PDF

Info

Publication number
KR880008180A
KR880008180A KR860011737A KR860011737A KR880008180A KR 880008180 A KR880008180 A KR 880008180A KR 860011737 A KR860011737 A KR 860011737A KR 860011737 A KR860011737 A KR 860011737A KR 880008180 A KR880008180 A KR 880008180A
Authority
KR
South Korea
Prior art keywords
control signal
gate
output
terminal
scc
Prior art date
Application number
KR860011737A
Other languages
English (en)
Other versions
KR890005355B1 (ko
Inventor
유관섭
Original Assignee
구자학
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자학, 주식회사 금성사 filed Critical 구자학
Priority to KR1019860011737A priority Critical patent/KR890005355B1/ko
Publication of KR880008180A publication Critical patent/KR880008180A/ko
Application granted granted Critical
Publication of KR890005355B1 publication Critical patent/KR890005355B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

리드 데이타 버퍼 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제어회로도,
제2도는 본 발명의 제어회로의 데이타 버퍼 제어부의 실시예를 보인 상세도.

Claims (2)

  1. SCC(1) 및 DMAC(2), 제어부(3), 버퍼(4-8)로 된 제어회로에 있어서, 상기 SCC(1)에서 8비트의 데이타 신호를 2번 리드하여 한번에 상기 DMAC(2)로 전송하게 제어하는 데이타 버퍼 제어부(9)와, 데이타 버스에 데이타 신호가 배리드하다는 것을 데이타 신호를 리드하는 상기 데이타시 버퍼 제어부(9) 및DMAC(2)에 알리는 제어신호 발생부(10)와, 상기 SCC(1)가 연속적으로 리드 및 라이트하게 제어하는 SCC 복귀시간 제어부(11)로 구성함을 특징으로 하는 리드 데이타 버퍼 제어회로.
  2. 제1항에 있어서, 인버터(11)를 통한 제어신호(SCCREQ(R)) 및 제어신호(ACK)가 클럭단자(CK1) 및 입력단자(MR1)에 인가되는 직렬/병렬시르트레지스터(U1)의 출력단자(OT11)를 인버터(I1)를 통한 출력단자(OT12)와 함께 앤드게이트(AND1)를 통해 직렬/병렬시프트레지스터(U2)의 입력단자(MR2)에 접속하고, 출력단자(OT2)는 출력단자(OT12)와 함께 노아게이트(NOR1)에 접속하여 제어신호(REQ)가 출력되게 하며, 출력단자(OT11) 및 인버터(I2)는 앤드게이트(AND2)를 통해 플립플롭(FF1)의 클럭단자(CLK1)에 접속함과 아울러 그 접속점을 인버터(I3)를 통한 후, 제어신호(RD)(WR) 및 클럭신호(CLOCK1)에 입력되는 제어신호발생부(10)의 제어신호(DTACK)와 함께 노아게이트(NOR2)를 통해 플립플롭(FF2)의 클럭단자(CLK2)에 접속하여 그의 출력단자(Q2)에는 제어신호(CP)가 출력되게 하고, 클리어단자(CLR2)에는 상기 제어신호(REQ)가 인가되게 하며, 출력단자(Q2)는 제어신호(DTACK)와 함께 오아게이트(OR1)를 통해 플립플롭(FF1)의 클리어단자(CLR1)에 접속하는 한편, 상기 플립플롭(FF1)의 출력단자(Q1)는 제어신호(SCCCE)와 함게 앤드게이트(AND3)에 접속하여 제어신호(CE)가 출력되게 하고, 그 출력단자(Q1)를 제어신호(SCCRD)와 함께 앤드게이트(AND4)를 통한 후 제어신호(CE),(AS),(SCCWR)(DTACK)가 입력되는 SCC 복구시간 제어부(11)의 입력단자에 접속하여 제어신호(RD)(DIR)(WR)가 출력되게 하고, 제어신호(DMAUDS)(DMALDS)와 제어신호(SCCWR)(SCCRD)는 앤드게이트(ADN5)(AND6)를 통해 오아게이트(OR3)에 접속하여 제어신호(OEL)가 출력되게 함과 아울러 앤드게이트(AND5)(AND6)를 통해 오아게이트(OR3)에 접속하여 제어신호(OEL)가 출력되게 함과 아울러 앤드게이트(AND5)의 출력단자를 제어신호(SCCRD)와 함께 오아게이트(OR2)에 접속하여 제어신호(OEH)가 출력되게 하고, 제어신호(SCC C/D)는 전원단자(VCC)측과 함께 앤드게이트(AND7)에 접속하여 제어신호(C/D)가 출력되게 하며, 제어신호(SCCREQA(R))(SCCREQB(R)가 입력되는 DMA 요구신호발생기(9A)의 출력단자를 제어신호(SCC A/B)와 함께 앤드게이트(AND8)에 접속하여 제어신호(A/B)가 출력되게 구성함을 특징으로 하는 리드 데이타 버퍼 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860011737A 1986-12-31 1986-12-31 리드데이타 버퍼 제어회로 KR890005355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860011737A KR890005355B1 (ko) 1986-12-31 1986-12-31 리드데이타 버퍼 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860011737A KR890005355B1 (ko) 1986-12-31 1986-12-31 리드데이타 버퍼 제어회로

Publications (2)

Publication Number Publication Date
KR880008180A true KR880008180A (ko) 1988-08-30
KR890005355B1 KR890005355B1 (ko) 1989-12-23

Family

ID=19254725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011737A KR890005355B1 (ko) 1986-12-31 1986-12-31 리드데이타 버퍼 제어회로

Country Status (1)

Country Link
KR (1) KR890005355B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366049B1 (ko) * 1996-04-18 2003-03-28 삼성탈레스 주식회사 직렬통신제어기를 이용한 직접메모리접근장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366049B1 (ko) * 1996-04-18 2003-03-28 삼성탈레스 주식회사 직렬통신제어기를 이용한 직접메모리접근장치

Also Published As

Publication number Publication date
KR890005355B1 (ko) 1989-12-23

Similar Documents

Publication Publication Date Title
US4287563A (en) Versatile microprocessor bus interface
KR880008180A (ko) 리드 데이타 버퍼 제어회로
KR870009382A (ko) 두 홀드루우프를 갖는 랫치회로
KR890006194Y1 (ko) 병렬 데이타의 직렬 전송회로
KR940015843A (ko) 다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법
KR940008120Y1 (ko) 디스플레이용 메모리 제어회로
JPS6422141A (en) Transmission control system
KR890017599A (ko) 인터페이스 회로
SU1095397A1 (ru) Преобразователь двоичного сигнала в балансный п тиуровневый сигнал
JPS61173519A (ja) 出力回路
KR900002190A (ko) 다중 채널 제어기
SU624231A1 (ru) Устройство дл сопр жени блоков пам ти
KR870009293A (ko) 집적된 바운더리 셀인터페이스
KR910008548A (ko) 병렬 프린터의 인터페이스 회로
JPS61107844A (ja) デ−タの送受信方式
KR880002072A (ko) 씨알티(crt) 제어회로
JPS62150925A (ja) 素子駆動方法
KR870010441A (ko) 마이크로 콤퓨터의 데이타 전송회로
JPS60107830U (ja) 液晶表示装置
JPS6045837A (ja) デ−タ転送回路
JPS5922558U (ja) 信号処理装置の入力回路
KR880008202A (ko) 레이저 프린터의 직렬 데이타 전송장치
KR880014490A (ko) 컴퓨터용 라인 프린터의 인터페이스 제어장치
JPS61216192A (ja) メモリ−書き込み方式
KR920010463A (ko) 데이터 인터페이스 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee