JPS61107844A - デ−タの送受信方式 - Google Patents

デ−タの送受信方式

Info

Publication number
JPS61107844A
JPS61107844A JP59229137A JP22913784A JPS61107844A JP S61107844 A JPS61107844 A JP S61107844A JP 59229137 A JP59229137 A JP 59229137A JP 22913784 A JP22913784 A JP 22913784A JP S61107844 A JPS61107844 A JP S61107844A
Authority
JP
Japan
Prior art keywords
circuit
signal
address
inputted
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59229137A
Other languages
English (en)
Inventor
Toyohiko Yajima
矢島　豊彦
Yoshiharu Kousai
義治 幸西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP59229137A priority Critical patent/JPS61107844A/ja
Publication of JPS61107844A publication Critical patent/JPS61107844A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 小型携帯機器のデータの送受信の方式に関する。
〔従来の技術〕
データの送受信方式特にパソコン間のデータ転送の方法
として、Ｒ８２５２０を持ち入られる事が多い。現在、
Ｒ８２５２０のデータ転送用の回路としてＳ工Ｏや８２
５１等の市販のＩＣが工（使われている。上記の市販の
ＩＣは、Ｒ８２５２０の汎用的彦使い方に最適である。
〔発明が解決し二つとする問題点〕
しかし、小型情報機器において、Ｒ８２５２０を用いて
データ転送をおこなう場合、上記汎用ＩＣｔ−用いても
可能であるが、不用な機能が多く工’Ｃが多くなる。そ
こで必要最小限の回路で信頼　　　性が高くコストが安
い送受信方式が必要になる。
本発明は前記回路を容易に得る事のできる送受信方式で
ある。
〔作用〕
本発明の送受信方式は、シフトレジスタ回路とタイマー
回路とアドレス検出回路から構成されてデータの入力に
ダしタイマー回路によって時間で検出する手段と、アド
レス検出回路によってアドレスを検出〜する手段を有し
、データ出力に対しアドレス検出回路によってアドレス
を検出する手段を有する。
〔実施例〕
ｉ＠１図に本発明の実施例のブロック図を示す。
シフトレジスタ回路３にはパラレル入力端子トパラレル
出力端子２・シリアルデータの入出力バス４・シリアル
データの入出力パス４は、記憶装置などのデータバスと
接続されている。シフトレジスタ回路５０制御信号とし
て、パラレル変換スタート信号５と、シリアル変換エン
ド信号６が入力している。タイマー回路８は、シリアル
変換エンド信号６が入力し、入力したらある一定時間に
間に仄の７リアル変換工ンド信号６が入力しないと、入
力終了信号１６を出力する。アドレス検出回路７は、デ
ータ受信の際はシリアル変換エンド信号６が入力し、ア
ドレスの＋１０アドレス信号１１を記憶装置などのアド
レスバスに出力され、ライト信号９により外部へ書き込
まれる。又、セットされているアドレスより大きくなる
と、入力終了信号１５を出力する。受信終了信号１３は
入力終了信号１５．１６のＯＲ出力となっている。
又、データ送信の際は、送信開始アドレスと、送信終了
アドレスをアドレス検出回路７にセラトスる。送信を開
始すると、アドレス検出回路７は、パラレル変換スター
ト信号５をシフトレジスタ回路５ヘリード信号１０ｔ−
外部装置へ出力する。送信終了信号を検出するとアドレ
ス検出回路７は、送信終了アドレス１２を出力する。シ
フトレジスタｄ、パラレル変換スタート信号５を受けと
ると外部装置から入出力パスから入力し、７リアル変換
をし、パラレル出力端子２からデータを出力する。デー
タ受信の際は、データが任意の時間入力しない事を検出
する手段と、一定データ数が入力すると検出する手段を
備えている。一方、データ　　　　”送信の際は、ある
データ僻が出力されると検出する手段を備えている。
〔発明の効果〕
本発明は、小型携帯装置の人出カ装置として、非常に容
易に複雑な制御回路を全く必要とせず簡単な回路を用い
て高い信頓性を得る事ができる。
【図面の簡単な説明】
第１図に本発明の実施例のブロック図を示す。 １・・・パラレル入力端子 ２・・・パラレル出力端子 ５・・・シフトレジスタ回路 ４・・・入出力バス ５・・・パラレル変換スタート信号 ６・・・シリアル変換エンド信号 ７・・・アドレス検出回路 ８・・・タイマー回路 ９・・・ライト信号 １０・・・リード信号 １１・・・アドレス信号 １２・・・送信終了信号 １５・・・受信終了信号 １４　・・・０Ｒ １５・・・入力終了信号 １６・・・入力終了信号 以上

Claims (3)

    【特許請求の範囲】
  1. （１）データ送受信回路として、シフトレジスタ回路と
    タイマー回路とアドレス検出回路を具備し、データを受
    信する時に、シフトレジスタ回路に入力するデータがあ
    る一定時間以上入力しないことをタイマー回路により検
    出し受信終了とする事を特徴とするデータの送受信方式
    。
  2. （２）データを受信する時に、ある一定以上のアドレス
    になると前記アドレス検出回路により検出し受信終了と
    する事を特徴とする特許請求第１項記載のデータの送受
    信方式。
  3. （３）データを送信する時に、ある一定以上のアドレス
    になると前記アドレス検出回路により検出し送信終了と
    する事を特徴とする特許請求第１項記載のデータの送受
    信方式。
JP59229137A 1984-10-31 1984-10-31 デ−タの送受信方式 Pending JPS61107844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59229137A JPS61107844A (ja) 1984-10-31 1984-10-31 デ−タの送受信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59229137A JPS61107844A (ja) 1984-10-31 1984-10-31 デ−タの送受信方式

Publications (1)

Publication Number Publication Date
JPS61107844A true JPS61107844A (ja) 1986-05-26

Family

ID=16887338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59229137A Pending JPS61107844A (ja) 1984-10-31 1984-10-31 デ−タの送受信方式

Country Status (1)

Country Link
JP (1) JPS61107844A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721766A (en) * 1986-08-04 1998-02-24 Canon Kabushiki Kaisha Communication apparatus able to call plural designated destinations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721766A (en) * 1986-08-04 1998-02-24 Canon Kabushiki Kaisha Communication apparatus able to call plural designated destinations

Similar Documents

Publication Publication Date Title
JPS57117027A (en) Signal sending and receiving circuit
KR900015008A (ko) 데이터 프로세서
JPS61107844A (ja) デ−タの送受信方式
JPS5875239A (ja) 端末装置接続方式
US5823871A (en) Interface control device for use with TV game equipment
JPS589510B2 (ja) キオクソウチ
JPS56149135A (en) Duplex data reception system
JPS63231665A (ja) バス有効利用方式
SU1372355A1 (ru) Буферный повторитель
KR910007400B1 (ko) Dma 제어기와 결합한 인터페이스 회로
JP2005228055A (ja) メモリ制御用ｉｃ
KR890002141Y1 (ko) 16비트 dma콘트롤러의 32비트 데이타 신호 전송장치
SU1427373A1 (ru) Устройство дл сопр жени абонентов
SU1554028A1 (ru) Регистр сдвига с самоконтролем
KR960042393A (ko) 범용 측정기와 처리 시스템간 인터페이스 장치
KR100197410B1 (ko) 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로
KR0118651Y1 (ko) 피씨와 이미지 프로세서의 인터페이스장치
JPS60117847A (ja) デ−タ制御回路
JPS57137917A (en) Error information transfer system
JPH01220016A (ja) バス送出回路
JPS6049465A (ja) マイクロコンピユ−タ間のデ−タ転送方法
JPH05315971A (ja) シリアル−パラレル変換回路
JPH02183486A (ja) Ｒａｍ制御回路
JPS59170933A (ja) プリンタにおける入力デ−タ制御装置
JPH04287149A (ja) シリアルデータ通信方式