KR100197410B1 - 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로 - Google Patents

전전자 교환기의 카운터를 이용한 인식 신호 발생 회로 Download PDF

Info

Publication number
KR100197410B1
KR100197410B1 KR1019960020147A KR19960020147A KR100197410B1 KR 100197410 B1 KR100197410 B1 KR 100197410B1 KR 1019960020147 A KR1019960020147 A KR 1019960020147A KR 19960020147 A KR19960020147 A KR 19960020147A KR 100197410 B1 KR100197410 B1 KR 100197410B1
Authority
KR
South Korea
Prior art keywords
signal
outputting
recognition signal
clocks
processor
Prior art date
Application number
KR1019960020147A
Other languages
English (en)
Other versions
KR980007345A (ko
Inventor
이재설
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960020147A priority Critical patent/KR100197410B1/ko
Publication of KR980007345A publication Critical patent/KR980007345A/ko
Application granted granted Critical
Publication of KR100197410B1 publication Critical patent/KR100197410B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)
  • Electronic Switches (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 프로세서(1)로부터 스타트 신호(START)를 인가받고, 소정 데이터의 출력 시점을 인식 신호(ACK)로서 출력하기 위한 디바이스(2)내 회로에 관한 것으로서, 스타트 신호(START)에 따라 구동하여 입력 클럭(CLK)을 분주비를 달리하여 각각 출력하는 분주부(11)와; 분주부(11)에서 분주된 클럭(A,B,C,D)들을 조합하여 상기 클럭(CLK)이 소정 개수 입력되었을 때에 인식 신호(ACK)를 출력하는 조합부(11)를 구비한다.
즉, 본발명은 프로세서의 스타트 신호후 소정 기간이 경과된 후에 디바이스가 인식 신호를 출력하는 것을 이용하여 스타트 신호 후 입력되는 클럭 신호를 개수에 따라 인식 신호를 출력하게 구성하므로써 프로세서의 디바이스 데이터 독취를 용이하게 한다는 효과가 있다.

Description

전전자 교환기의 카운터를 이용한 인식 신호 발생 회로
제1도는 종래의 전전자 교환기에서 프로세서가 디바이스내의 메모리에 데이터를 독취 및 기록하기 위한 블록도.
제2도는 제1도의 블록도의 주요 부분 파형도.
제3도는 본 발명에 다른 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로.
제4도는 제3도에 도시된 전전자 교환기의 인식 신호 발생 회로의 주요 부분 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 프로세서 2 : 디바이스
3 : 메모리 11 : 분주부
12 : 조합부
본 발명은 전전자 교환기에서 프로세서가 디바이스의 정보를 독출하는데 필요한 인식 신호(ACLNOWLEDGE SIGNAL; ACK)를 발생하는 장치에 관한 것으로서, 더욱 상세하게는 딜레이를 이용하여 인식 신호(ACK)를 발생시키는 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로에 관한 것이다.
전전자 교환기의 운용에 있어서 전전자 교환기의 내부의 프로세서들은 외부 디바이스들에 데이터를 기록하거나 독취하는 고정을 수행하게 된다.
제1도에서는 프로세서(1)가 디바이스(2)내의 메모리(3) 데이터를 독취 및 기록하기 위한 블록도가 도시되어 있다.
여기서 프로세서(1)는 MC69030으로 구성하고 핸드쉐이크(Handshake) 비동기 방식으로 서버를 운용하는 경우이다.
이러한 구성에서 프로세서(1)는 제2도에 도시된 바와 같이 어드레스 스트로브 신호(AS)에 위치시켜 디바이스(2)내 메모리(3)의 번지를 지정하고 시작을 알리는 스타트 신호(START)를 디바이스(2)에 인가한다.
디바이스(2)는 이러한 스타트 신호(START)에 따라 메모리(3)에 인에이블 신호(ENABLE)를 인가하게 되며, 메모리(3)는 이 인에이블 신호(ENABLE)에 의하여 해당 데이터를 출력하게 된다. 이때, 디바이스(2)가 60ns의 억세스 타임을 가진 장치라하면, 해당 데이터의 출력 시점은 인에이블 신호(ENABLE)의 인가 후에 60ns의 시간이 경과된 후가 될 것이다.
한편, 디바이스(2)는 데이터가 출력됨을 프로세서(1)에 전달하여야 프로세서(1)가 데이터 라인(DL)을 통하여 데이터를 입력할 시점을 알 수 있게 된다. 따라서, 디바이스(2)는 데이터를 데이터 라인(DL)에 놓은 후 데이터가 안정되는 시점에 인식 신호(ACK)를 프로세서(1)에 인가하게 되며, 이 인식 신호(ACK)에 의하여 프로세서(1)는 데이터 라인(DL)의 데이터를 독취하게 되는 것이다.
그러나, 종래의 방법에서는 이러한 인식 신호(ACK)를 발생시키는 별도의 회로가 구성되어 있지 않아 MC68060 프로세서의 이용에 많은 장애를 초래하였다.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 프로세서가 디바이스의 데이터를 독취하는데 필요한 인식 신호(ACK)를 발생시키는 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로를 제공하는데 있다.
본 발명에 따른 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로는, 프로세서로부터 스타트 신호를 인가받고, 소정 데이터의 출력 시점을 인식 신호로서 출력하기 위한 디바이스내 회로로서, 상기 스타트 신호에 따라 구동하여 입력 클럭을 순차적으로 분주하여 출력하는 분주부와; 상기 분주부에서 분주된 클럭들을 조합하여 상기 클럭이 소정 개수 입력되었을 때에 인식 신호를 출력하는 조합부를 구비한다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로도로서 도시된 바와 같이 프로세서(1)로부터의 스타트 신호(START)가 분주부(11)의 로드 단자(LOAD)에 인가된다. 이와 같은 스타트 신호(START)신호가 인가되며, 분주부(11)는 제4도에 도시된 바와 같이 입력 클럭(CLK)를 각 1,2,3,4분주하여 단자(QA,QB,QC,QD)로 출력한다. 제4도에서는 단자(QA,QB,QC,QD)로부터 출력되는 클럭을 각각 A,B,C,D로 표시하였다.
이와 같이 분주부(11)에서 출력되는 신호(A,B,C,D)들을 로직 회로를 이용하여 조합하면 소정 개수의 클럭이 입력될 때에 조합부(11)가 하이 또는 로우 상태의 로직회로를 이용하여 조합하면 소정 개수의 클럽이 입력될 때에 조합부(11)가 하이 또는 로우 상태의 로직을 출력할 수 있게 구성이 가능하다. 즉, 제2도에 도시된 바와 같이 스타트 신호(START)신호의 입력 후, 약 4개의 클럭이 인가되고 나서 디바이스(2)는 인식 신호(ACK)를 출력하는 바, 조합부(11)를 적절히 구성하여 스타트 신호(START)신호가 인가되고, 4개의 클럭(CLK)가 입력되면 로우 레벨의 인식 신호(ACK)를 출력하게 구성할 수 있다.
이를 위하여 본 발명에서는 분주부(11)의 단자(QA,QB,QC,QD)에 인버터(I1,I2,I3)를 연결하고, 이 인버터(I1,I2,I3)의 출력과 단자(QC)의 추력은 앤드 게이트(A1)에서 논리곱하므로써 앤드 게이트(A1)는 스타트 신호(START)신호의 인가 후, 4개의 클럭(CLK)이 인가될 때에 하이 레벨의 로직을 출력하게 된다. 따라서, 앤드 게이트(A1)의 하이 레벨 로직을 인식 신호(ACK)로 사용이 가능하나, 제2도에 도시된 바와 같이 인식 신호(ACK)는 로우 레벨 로직으로 통상 사용하므로 본 실시예에서는 앤드 게이트(A1)에 인버터(I4)를 구성하여 로우 레벨 로직의 인식 신호(ACK)를 구성하였다.
이와 같이 본발명은 프로세서의 스타트 신호후 소정 기간이 경과된 후에 디바이스가 인식 신호를 출력하는 것을 이용하여 스타트 신호 후 입력되는 클럭 신호를 개수에 따라 인식 신호를 출력하게 구성하므로써 프로세서의 디바이스 데이터 독취를 용이하게 한다는 효과가 있다.

Claims (2)

  1. 프로세서(1)로부터 스타트 신호(START)를 인가받고, 소정 데이터의 출력 시점을 인식 신호(ACK)로서 출력하기 위한 디바이스(2)내 회로로서, 상기 스타트 신호(START)에 따라 구동하며, 입력 클럭(CLK)을 분주비를 달리하여 각각 클럭(A,B,C,D)으로서 각각 출력하는 분주부(11)와; 상기 분주부(11)에서 분주된 상기 클럭(A,B,C,D)들을 조합하여 상기 클럭(CLK)이 소정 개수 입력되었을 때에 인식 신호(ACK)를 출력하는 조합부(11)를 구비한 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로.
  2. 제1항에 있어서, 상기 조합부(11)는, 상기 분주부(11)에서 1,2,4분주된 신호를 각각 반전시키는 인버터(I1,I2,I3)와; 상기 인버터(I1,I2,I3)의 출력 및 상기 분주부(11)에서 3분주된 신호를 논리곱하는 앤드 게이트(A1)와; 상기 앤드 게이트(A1)의 출력을 반전 출력하는 인버터(I4)로 구성한 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로.
KR1019960020147A 1996-06-05 1996-06-05 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로 KR100197410B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020147A KR100197410B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020147A KR100197410B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로

Publications (2)

Publication Number Publication Date
KR980007345A KR980007345A (ko) 1998-03-30
KR100197410B1 true KR100197410B1 (ko) 1999-06-15

Family

ID=19460983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020147A KR100197410B1 (ko) 1996-06-05 1996-06-05 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로

Country Status (1)

Country Link
KR (1) KR100197410B1 (ko)

Also Published As

Publication number Publication date
KR980007345A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100365386B1 (ko) 반도체메모리시스템과그동작방법및최대지연시간측정방법
US5955905A (en) Signal generator with synchronous mirror delay circuit
EP0592165B1 (en) Pulse generation/sensing arrangement for use in a microprocessor system
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
KR100238869B1 (ko) 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치
US20030167374A1 (en) Double data rate synchronous sram with 100% bus utilization
KR930008042B1 (ko) 마이크로 콘트롤러 유닛
KR0147703B1 (ko) 피씨아이 버스에서 플러그/플레이를 위한 배치회로
KR100197410B1 (ko) 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로
JPS6279379A (ja) タイミング信号発生装置
KR100197411B1 (ko) 전전자 교환기의 시프트를 이용한 인식 신호 발생회로
US5579271A (en) Automatic test circuit for a semiconductor memory device capable of generating internal ras and cas signals, and row and column address signals
KR100197440B1 (ko) 전전자 교환기의 딜레이를 이용한 인식 신호 발생회로
US6459751B1 (en) Multi-shifting shift register
JP3178445B2 (ja) カウンタ装置
KR100400933B1 (ko) 키폰시스템의 중앙처리장치와 주변장치간의 동기화장치
KR960003944Y1 (ko) 다이내믹 램 리프레쉬 회로
KR20060106625A (ko) 메모리 제어 장치 및 전자 장치
SU1501156A1 (ru) Устройство дл управлени динамической пам тью
KR100214327B1 (ko) 인터럽트 발생회로와 방법
KR970011584B1 (ko) 자동 테스트 회로
JPS61201362A (ja) ウエイトサイクル插入回路
KR940001028Y1 (ko) 캐쉬 메모리 클럭 제어회로
JPS6385842A (ja) 情報処理装置
JPS6219945A (ja) 記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee