JPS61216192A - メモリ−書き込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリー書き込み方式、特に、ある装置から別
の装置のメモリーへ、又は、同一装置内におけるある盤
から別の盤のメモリーへ情報ヲ書き込むメモリー書き込
み方式に関するものである。

〔従来の技術〕

この種のメモリー書き込み方式では、一般にメモリーの
書き込み位置を決めるためのアドレス信号をメモリーに
伝える必要がある。例えば、第３図は、装置１と５との
間でのメモリー書き込みの従来の構成を示したものであ
り、装置１と５との間には、アドレス信号数に応じて伝
送路１０．１０’。

１０′・・・を設け、並列アドレス信号２　、２’　、
　２’・・・を該当伝送路１０．１０’、１０″・・・
を介して装置５側に送出し、並列アドレス信号７　、７
’　、τ・・・を得ている。そして、並列アドレス信号
７　、７’　、τ・・・をメモリー６に入力し、伝送路
１１を介して送られてきたデータ信号８を、伝送路１２
を介して送られてきたライト信号９によりメモリー６に
書き込む。

〔発明が解決しようとする問題点〕

上述した従来構成では、送信すべき並列アドレス信号の
数に等しい数の伝送路管必要とし、伝送路の増加につな
がる欠点を有していた。

本発明は、メモリー書き込みに際して、伝送路数を減少
させることのできるメモリー書き込み方式を提供するも
のである。

〔問題点を解決するための手段〕

本発明は、並列アドレス信号を直列に変換して伝送させ
、直列化したアドレス信号と共にデータ信号を送ってい
る。

〔実施例〕

以下１本発明を図面を参照しながら詳細に説明する。

第１図は、本発明の実施例を示す図、第２図はそのタイ
ムチャートである。第１図において装置１から５へ情報
を書き込む場合を述べる。装置１内には、並列／直列変
換回路１３を、装置５内には直列／並列変換回路２０を
新しく設けである。

第１図に示した実施例の書き込み動作を第２図のタイム
チャートにより説明する。並列アドレス信号２　、２’
　、　２’・・・は前記変換回路１３で、クロック信号
１５により次々に［ｉ列化され直列アドレス信号１４と
して伝送路２１を介して装置ｔｓ側に送られ、直列アド
レス信号１７として入力される。

又、並列アドレス信号２　、２’　、　２’・・・の変
化時に出力されるリセット信号１６は伝送路２３ｔ−介
してリセット信号１９として、クロック信号１５は伝送
路２２を介してクロック信号１８として、そしてメモリ
ーにデータを書き込むタイミングを指示するライト信号
４は伝送路１２を介してライト信号９として、それぞれ
装置５に入力される。

装置５側では、リセット信号１９により装置１との同期
をとり、伝送路２１を介して送出されてきた直列アドレ
ス信号１７をクロック信号１８により直列／並列変換回
路２０にて変換し、並列アドレス信号２　、２’　、　
２’・・・と等画表並列アドレス信号７　、７’　、τ
・・・を得る。この並列アドレス信号７゜７′、γ・・
・をメモリー６に入力し、伝送路１１を介して送られて
きたデータ信号８會、ライト信号９により書き込む。

〔発明の効果〕

このように並列アドレス信号を直列アドレス信号に変換
して伝送することにより、伝送すべきアドレス信号数が
増加しても、伝送路は増加することなくメモリー省き込
みが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例によるメモリー書き込み方式を
説明した図、第２図は第１図のタイムチャートを示した
図、第３図は従来のメモリー書き込み方式を説明した図
である。 １．５・・・・・・装置、２．２’、２’、７．７’、
τ・・・・・・並列アドレス信号、３，８・・・・・・
データ信号％　４，９・・・・・・ライト信号、６・・
・・・・メモリー、１０．１０′、１０′。 １１．１２，２１．２２．２３・・・・・・伝送路、１
３・・・・・・並列／直列変換回路、１４．１７・・・
・・・直列アドレス信号、１５．１８・・・・・・クロ
ック信号、１６゜１９・・・・・・リセット信号、２０
・・・・・・直列／並列変換回路。

Claims (1)

【特許請求の範囲】
1. 　並列アドレス信号によってアドレスが指定されるメモ
   リーに情報を書き込むメモリー書き込み方式において、
   前記並列アドレス信号を直列アドレス信号に変換し、そ
   の直列アドレス信号と共に、情報を送ることを特徴とす
   るメモリー書き込み方式。