JPS62226260A - 非同期式デ−タバスインタ−フエ−ス - Google Patents
非同期式デ−タバスインタ−フエ−スInfo
- Publication number
- JPS62226260A JPS62226260A JP6964486A JP6964486A JPS62226260A JP S62226260 A JPS62226260 A JP S62226260A JP 6964486 A JP6964486 A JP 6964486A JP 6964486 A JP6964486 A JP 6964486A JP S62226260 A JPS62226260 A JP S62226260A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- latch
- digital electronic
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- VVNRQZDDMYBBJY-UHFFFAOYSA-M sodium 1-[(1-sulfonaphthalen-2-yl)diazenyl]naphthalen-2-olate Chemical compound [Na+].C1=CC=CC2=C(S([O-])(=O)=O)C(N=NC3=C4C=CC=CC4=CC=C3O)=CC=C21 VVNRQZDDMYBBJY-UHFFFAOYSA-M 0.000 description 7
- 101100264080 Caenorhabditis elegans wrt-1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
２個のデジタル電子装置の間のデータの授受全効率よく
行うインターフェースに関する。
行うインターフェースに関する。
（従来技術と問題点）
従来、２個のデジタル電子装置の間のデータの受け渡し
、転送の方法として、２つの方法が行なわれている。
、転送の方法として、２つの方法が行なわれている。
第１は２個のデジタル電子装置で別々のクロックを使わ
ずに単一のクロックを用いる。すなわち１つのデジタル
電子装置のクロックをもう一つのデジタル電子装置へ供
給して両装置の同期をとる方法である。両袋Ｒはこ、の
唯一のクロックに合せてデータの授受を行なう事が出来
る。
ずに単一のクロックを用いる。すなわち１つのデジタル
電子装置のクロックをもう一つのデジタル電子装置へ供
給して両装置の同期をとる方法である。両袋Ｒはこ、の
唯一のクロックに合せてデータの授受を行なう事が出来
る。
第２は２個のデジタル電子装置が各々、別々のクロブク
金使用して動作する場合であり、データの授受に際して
何らかの信号を用いて同期を取る方法である。この方法
の場合データをノ（ラレルのまますなわちバス形式で転
送する方法と、一度シリアルにして転送しもう一度）（
ラレルに戻す方法がある。どちらも送る側が送信あるい
は転送の要求信号を出力した後、受け側がこれを判断し
てデータを受信できる場合は送信あるいは転送の許可信
号４送る側へ返して、この時点ではじめてデータの授受
が出来る。
金使用して動作する場合であり、データの授受に際して
何らかの信号を用いて同期を取る方法である。この方法
の場合データをノ（ラレルのまますなわちバス形式で転
送する方法と、一度シリアルにして転送しもう一度）（
ラレルに戻す方法がある。どちらも送る側が送信あるい
は転送の要求信号を出力した後、受け側がこれを判断し
てデータを受信できる場合は送信あるいは転送の許可信
号４送る側へ返して、この時点ではじめてデータの授受
が出来る。
第１の単一クロックを用いる場合の問題としては、実現
可能な場合が大きく制限されることでありｍ２の別々の
クロックを使用する場合の問題はデータの授受に際して
一連の手続きが必要なことでありこの手続きに用する各
装置のノブドウエアのための負荷が増大しその結果実効
的なデータの転送速度が低下してしまうことである。
可能な場合が大きく制限されることでありｍ２の別々の
クロックを使用する場合の問題はデータの授受に際して
一連の手続きが必要なことでありこの手続きに用する各
装置のノブドウエアのための負荷が増大しその結果実効
的なデータの転送速度が低下してしまうことである。
（発明の目的）
本発明は上記の問題を解決するためになされたものであ
り、本発明の目的は２個のデジタル電子装置は、一方の
装置のクロックを他方の装置が分凋して使用することな
しに各々個有のクロブク？使用しなおかつデータ授受に
際して多くの手続きを必要としない効率のよい転送を実
現するにある０（発明の概要） 本発明の非同期式データバスインターフェースζ１．２
個のデジタル電子装置の間でデータ金堂は渡すに際して
一方のデジタル電子装置の出力する書き込み信号の時間
巾がもう一方のデジタル電子装置の出力する読み取り信
号の時間巾より長いという条件が満たされている場合、
あるいは前期条件？満たす事が可能な場合、データの一
時的な保持回路として入力側と出力側が別々になってい
るラッチを用い、このラッチへデータを登録するための
一方のデジタル電子装置が出力する書き込み信号をもう
一方のデジタル電子装置が出力するデータ読み取りのた
めの読み取り信号により制御することによってデータの
受け渡しを行う事金特徴とする。
り、本発明の目的は２個のデジタル電子装置は、一方の
装置のクロックを他方の装置が分凋して使用することな
しに各々個有のクロブク？使用しなおかつデータ授受に
際して多くの手続きを必要としない効率のよい転送を実
現するにある０（発明の概要） 本発明の非同期式データバスインターフェースζ１．２
個のデジタル電子装置の間でデータ金堂は渡すに際して
一方のデジタル電子装置の出力する書き込み信号の時間
巾がもう一方のデジタル電子装置の出力する読み取り信
号の時間巾より長いという条件が満たされている場合、
あるいは前期条件？満たす事が可能な場合、データの一
時的な保持回路として入力側と出力側が別々になってい
るラッチを用い、このラッチへデータを登録するための
一方のデジタル電子装置が出力する書き込み信号をもう
一方のデジタル電子装置が出力するデータ読み取りのた
めの読み取り信号により制御することによってデータの
受け渡しを行う事金特徴とする。
スの実施例のプロヴク図を示す。同図において参照番号
１のデジタル電子装置Ａと参照番号２のデジタル電子装
置Ｂはデータの授受を行うデータノくス、また図には示
されていないアドレスを指定するためのアドレス線、そ
の他種々の機能を実行するための信号線をそなえている
ものである。
１のデジタル電子装置Ａと参照番号２のデジタル電子装
置Ｂはデータの授受を行うデータノくス、また図には示
されていないアドレスを指定するためのアドレス線、そ
の他種々の機能を実行するための信号線をそなえている
ものである。
参照番号３は制御回路でありデジタル電子装置Ａとデジ
タル電子装置Ｂとの間のデータの授受を参照番号４のラ
ッチを介して行うタイミングの制御を行うものである。
タル電子装置Ｂとの間のデータの授受を参照番号４のラ
ッチを介して行うタイミングの制御を行うものである。
参照番号４は入力側と出力側が別々になっているラッチ
である。参照番号５と参照番号６はデータバスである。
である。参照番号５と参照番号６はデータバスである。
参照番号７゜８はＯＲ回路である。
信号０ＴＳＥＬはデジタル電子装置へのラッチ４に対す
るセレクト信号であジ、信号０ＴＷＲＴは書き込み信号
である。この二つの信号から信号”ｖ’ｔ／ＲＴが作ら
れラッチ４への書き込み要求信号として制御回路へ入力
される。信号ＩＴＳＥＬはデジタル電子装置Ｂのラッチ
４に対するセレクト信号であり信号ＩＴＲＥＤは読み取
り信号である。この二つの信号からラッチ４からの読み
取り要求信号ＲＥＤが作られる。
るセレクト信号であジ、信号０ＴＷＲＴは書き込み信号
である。この二つの信号から信号”ｖ’ｔ／ＲＴが作ら
れラッチ４への書き込み要求信号として制御回路へ入力
される。信号ＩＴＳＥＬはデジタル電子装置Ｂのラッチ
４に対するセレクト信号であり信号ＩＴＲＥＤは読み取
り信号である。この二つの信号からラッチ４からの読み
取り要求信号ＲＥＤが作られる。
信号ＣＬＫは参照番号）の電子装置Ａのクロック信号で
ある。
ある。
制御回路３は入力された信号ＷＲＴ、ＲＥＤ 並にＣ
ＬＫ’？使用して電子装置Ａからラッチ４ヘデータと書
き込む書き込み指令信号ＬＷＲＴ と電子装置Ｂがラ
ッチ４からデータを読み取る読み取り指令信号ＬＲＥＤ
並に信号ＷＡＩＴ ”作る。信号ＷＡＩＴは信号ＷＲＴ
の時間巾が信号ＲＥＤの時間巾より長いという条件が満
たされていない場合信号ＷＲＴの時間巾を延長させるた
めの信号である。
ＬＫ’？使用して電子装置Ａからラッチ４ヘデータと書
き込む書き込み指令信号ＬＷＲＴ と電子装置Ｂがラ
ッチ４からデータを読み取る読み取り指令信号ＬＲＥＤ
並に信号ＷＡＩＴ ”作る。信号ＷＡＩＴは信号ＷＲＴ
の時間巾が信号ＲＥＤの時間巾より長いという条件が満
たされていない場合信号ＷＲＴの時間巾を延長させるた
めの信号である。
信号ＬＷＲＴとＬＲＥＤはラッチへ入力され、信号ＷＡ
ＩＴ”電子装置Ａへ入力される。
ＩＴ”電子装置Ａへ入力される。
第２図は第１図における参照番号３の制御回路を詳細に
示す回路図である。同図で一点鎖線で囲まれた部分参照
番号２１は書き込み要求信号〒が読み取り要求信号ｌ〒
より短い場合に、書き込み要求信号Ｗ百下金延長させる
ための信号型…を作る回路であり、参照番号２２はイン
バータ回路、参照番号２３から参照番号２７はＤフリツ
プフロツプ、参照番号２８はＮＡＮＤＡＮＤ回路番号２
９はＡＮＤ回路、参照番号３０ばＮＯＲ回路、参照番号
３１はＮＡ ＮＤ回路である。信号ｉはリセット信号で
初期化のために使用する。読み取り指令信号ＬＲＥＤは
デジタル電子装置Ｂがラッチ４からデータを読み取るた
めの信号であり、図かられかるように一π百石−と同一
の信号である。
示す回路図である。同図で一点鎖線で囲まれた部分参照
番号２１は書き込み要求信号〒が読み取り要求信号ｌ〒
より短い場合に、書き込み要求信号Ｗ百下金延長させる
ための信号型…を作る回路であり、参照番号２２はイン
バータ回路、参照番号２３から参照番号２７はＤフリツ
プフロツプ、参照番号２８はＮＡＮＤＡＮＤ回路番号２
９はＡＮＤ回路、参照番号３０ばＮＯＲ回路、参照番号
３１はＮＡ ＮＤ回路である。信号ｉはリセット信号で
初期化のために使用する。読み取り指令信号ＬＲＥＤは
デジタル電子装置Ｂがラッチ４からデータを読み取るた
めの信号であり、図かられかるように一π百石−と同一
の信号である。
第３図から第６図は第１図と第２図に示し友信号のタイ
ミングの関係を示す図である。第３図は書き込み要求信
号７Ｗπ下が読み取り要求信号より先に来た場合ラッチ
４に対して書き込み指令信号ＬＷＲＴばそのまま出力さ
れる事を示している。
ミングの関係を示す図である。第３図は書き込み要求信
号７Ｗπ下が読み取り要求信号より先に来た場合ラッチ
４に対して書き込み指令信号ＬＷＲＴばそのまま出力さ
れる事を示している。
第４図、第５図は書き込み要求信号ＷＲＴと読み取り要
求信号のアクセス競合が生じている場合である。第４図
は書き込み要求信号ＷＲＴの前のエツジが読み取り要求
信号ＲＥＤＯ前のエツジより早く来た場合ラッチ４に対
する書き込み指令信号ＬＷＲＴはそのまま出力される事
を示し、第５図は読み取り要求信号η丁の前のエツジが
書き込み要求信号ＷＲ〒の前のエツジより早く来た場合
、ラッチ４に対する書き込み指令信号ＬＷＲＴは読み取
り要求信号−ＲＥＤの後のエツジに同期して出力される
事を示している。第６図は書き込み要求信号ＷＲＴの時
間巾が読み取り要求信号丁の時間巾より短い場合、信号
Ｗ百〒、 ＲＥＤ並にクロブク信号ＣＬＫから信号ＷＡ
ＩＴが作られ、この信号ＷＡＩＴに基づいて書き込み要
求信号７Ｗπ下が延長され、その信号からラッチ４に対
する書き込み指令信号ＬＷＲＴが作られる様子を示す。
求信号のアクセス競合が生じている場合である。第４図
は書き込み要求信号ＷＲＴの前のエツジが読み取り要求
信号ＲＥＤＯ前のエツジより早く来た場合ラッチ４に対
する書き込み指令信号ＬＷＲＴはそのまま出力される事
を示し、第５図は読み取り要求信号η丁の前のエツジが
書き込み要求信号ＷＲ〒の前のエツジより早く来た場合
、ラッチ４に対する書き込み指令信号ＬＷＲＴは読み取
り要求信号−ＲＥＤの後のエツジに同期して出力される
事を示している。第６図は書き込み要求信号ＷＲＴの時
間巾が読み取り要求信号丁の時間巾より短い場合、信号
Ｗ百〒、 ＲＥＤ並にクロブク信号ＣＬＫから信号ＷＡ
ＩＴが作られ、この信号ＷＡＩＴに基づいて書き込み要
求信号７Ｗπ下が延長され、その信号からラッチ４に対
する書き込み指令信号ＬＷＲＴが作られる様子を示す。
（発明の効果）
以上に示すように本発明によれば２個のデジタル電子装
置の間でデータの受け渡しを行う場合に、相手側の状態
を考慮する必要がないので、複雑な手続きに要するソフ
トウェアの負荷を軽減できるので実効的な転送速度が早
まるので、効率のよいデータの授受が可能となる。
置の間でデータの受け渡しを行う場合に、相手側の状態
を考慮する必要がないので、複雑な手続きに要するソフ
トウェアの負荷を軽減できるので実効的な転送速度が早
まるので、効率のよいデータの授受が可能となる。
第１図は本発明の一実施例を示すためのブロック図。
第２図は第１図における参照番号３の制御回路の詳細な
回路図。 第３図から第５図は書き込み要求信号ＷＲＴ−１読み取
り要求信号ＲＥＤ 、書き込み指令信号ＬＷＲＴのタイ
ミングの関係がそれぞれ異なる場合を説明するための図
である。 第６図Ｑま書き込み要求信号７Ｗπ〒の時間巾が読み取
り要求信号−ＲＥＤの時間巾より短い場合の書る図であ
る。
回路図。 第３図から第５図は書き込み要求信号ＷＲＴ−１読み取
り要求信号ＲＥＤ 、書き込み指令信号ＬＷＲＴのタイ
ミングの関係がそれぞれ異なる場合を説明するための図
である。 第６図Ｑま書き込み要求信号７Ｗπ〒の時間巾が読み取
り要求信号−ＲＥＤの時間巾より短い場合の書る図であ
る。
Claims (3)
- （１）２個のデジタル電子装置の間でデータを受け渡す
に際して、一方のデジタル電子装置の出力する書き込み
信号の時間巾がもう一方のデジタル電子装置の出力する
読み取り信号の時間巾より長いという条件が満たされて
いる場合、あるいは前期条件を満たす事が可能な場合、
データの一時的な保持回路として入力側と出力側が別々
になっているラッチを用い、このラッチへデータを登録
するための一方のデジタル電子装置が出力する書き込み
信号をもう一方のデジタル電子装置が出力するデータ読
み取りのための読み取り信号により制御することによっ
て、データの受け渡しを行う事を特徴とする非同期式デ
ータバスインターフェース。 - （２）特許請求範囲第１項に記載された書き込み信号を
読み取り信号により制御するに際して、一方のデジタル
電子装置はラッチに対して書き込み信号の前のエッジで
データを書き込み、他方のデジタル電子装置はラッチか
ら読み取り信号の後のエッジでデータを読み取るように
制御することを特徴とする非同期式データバスインター
フェース。 - （３）特許請求範囲第１項に記載された書き込み信号を
読み取り信号により制御するに際して書き込み信号の前
のエッジの方が読み取り信号の前のエッジより早く来た
とすると、書き込み信号は何の制限も受けずに出力され
、読み取り信号の前のエッジの方が書き込み信号の前の
エッジより早く来たとすると書き込み信号は読み信号の
後のエッジに同期してラッチへ出力されるように制御す
る事を特徴とする非同期式データバスインターフェース
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6964486A JPS62226260A (ja) | 1986-03-27 | 1986-03-27 | 非同期式デ−タバスインタ−フエ−ス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6964486A JPS62226260A (ja) | 1986-03-27 | 1986-03-27 | 非同期式デ−タバスインタ−フエ−ス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62226260A true JPS62226260A (ja) | 1987-10-05 |
Family
ID=13408761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6964486A Pending JPS62226260A (ja) | 1986-03-27 | 1986-03-27 | 非同期式デ−タバスインタ−フエ−ス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62226260A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0254960A2 (en) * | 1986-07-15 | 1988-02-03 | Fujitsu Limited | A multiprocessor system |
| EP0443589A2 (en) * | 1990-02-23 | 1991-08-28 | Canon Kabushiki Kaisha | Unit control oriented communication device |
| US5548735A (en) * | 1993-09-15 | 1996-08-20 | International Business Machines Corporation | System and method for asynchronously processing store instructions to I/O space |
| EP0772093A1 (en) | 1995-10-30 | 1997-05-07 | Canon Kabushiki Kaisha | Toner for developing electrostatic image, process-cartridge and image forming method |
-
1986
- 1986-03-27 JP JP6964486A patent/JPS62226260A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0254960A2 (en) * | 1986-07-15 | 1988-02-03 | Fujitsu Limited | A multiprocessor system |
| EP0443589A2 (en) * | 1990-02-23 | 1991-08-28 | Canon Kabushiki Kaisha | Unit control oriented communication device |
| EP0443589A3 (en) * | 1990-02-23 | 1992-11-19 | Canon Kabushiki Kaisha | Unit control oriented communication device |
| US5548735A (en) * | 1993-09-15 | 1996-08-20 | International Business Machines Corporation | System and method for asynchronously processing store instructions to I/O space |
| EP0772093A1 (en) | 1995-10-30 | 1997-05-07 | Canon Kabushiki Kaisha | Toner for developing electrostatic image, process-cartridge and image forming method |
| US5972553A (en) * | 1995-10-30 | 1999-10-26 | Canon Kabushiki Kaisha | Toner for developing electrostatic image, process-cartridge and image forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990B1 (en) | Dynamic bus arbitration | |
| EP0352081A2 (en) | Efficient protocol for communicating between asynchronous devices | |
| JPS63303454A (ja) | バス拡張制御方式 | |
| US5408641A (en) | Programmable data transfer timing | |
| WO1999022307A1 (fr) | Interface de donnees et systeme de communication haute vitesse utilisant cette interface | |
| US5692135A (en) | Method and system for performing an asymmetric bus arbitration protocol within a data processing system | |
| EP0375794A1 (en) | Method of synchronizing signals which are generated on different chips having on-chip clocking systems with different speed | |
| US5692137A (en) | Master oriented bus bridge | |
| JPH0578849B2 (ja) | ||
| JPS62226260A (ja) | 非同期式デ−タバスインタ−フエ−ス | |
| JPS589461B2 (ja) | マルチプロセッサ・システム | |
| US7107371B1 (en) | Method and apparatus for providing and embedding control information in a bus system | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| EP0344736A2 (en) | High-speed synchronous data transfer system | |
| JPS58219627A (ja) | バスシステム | |
| JPH0429104B2 (ja) | ||
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JPS6145271B2 (ja) | ||
| JPS6411980B2 (ja) | ||
| JPH0573510A (ja) | レジスタフアイルのリードライト方式 | |
| JP3381272B2 (ja) | データ転送方法及びデータ処理装置 | |
| JPH02307151A (ja) | プロセッサ・システム | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH04339446A (ja) | 多重分離装置 |