JP3381272B2 - データ転送方法及びデータ処理装置 - Google Patents
データ転送方法及びデータ処理装置Info
- Publication number
- JP3381272B2 JP3381272B2 JP17906192A JP17906192A JP3381272B2 JP 3381272 B2 JP3381272 B2 JP 3381272B2 JP 17906192 A JP17906192 A JP 17906192A JP 17906192 A JP17906192 A JP 17906192A JP 3381272 B2 JP3381272 B2 JP 3381272B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- transfer
- data
- data transfer
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、共通のデータ転送バス
に、メモリおよび複数のポートが接続されているデータ
処理装置において、ポートとポートとの間、あるいはポ
ートとメモリとの間のデータ転送を行う際に適用される
データ転送方法及び該データ処理装置に関するものであ
る。
に、メモリおよび複数のポートが接続されているデータ
処理装置において、ポートとポートとの間、あるいはポ
ートとメモリとの間のデータ転送を行う際に適用される
データ転送方法及び該データ処理装置に関するものであ
る。
【０００２】
【従来の技術】データ処理装置には、共通のデータ転送
バスに、メモリおよび複数のポートが接続され、ポート
とポートとの間や、ポートとメモリとの間でデータを転
送するものがある。そのようなデータ処理装置では、デ
ータ転送バスの使用許可が出されている時間内に、転送
をすることが出来る。
バスに、メモリおよび複数のポートが接続され、ポート
とポートとの間や、ポートとメモリとの間でデータを転
送するものがある。そのようなデータ処理装置では、デ
ータ転送バスの使用許可が出されている時間内に、転送
をすることが出来る。
【０００３】従来のデータ転送方法では、ポートからの
データをメモリに書き込んだり、メモリからポートへデ
ータを読み出したりするのに必要とされる時間単位であ
るメモリサイクルを単位として、データ転送バスの使用
許可が与えられていた。
データをメモリに書き込んだり、メモリからポートへデ
ータを読み出したりするのに必要とされる時間単位であ
るメモリサイクルを単位として、データ転送バスの使用
許可が与えられていた。
【０００４】図３は、そのような従来のデータ転送方法
を採用したデータ処理装置を示す図である。図３におい
て、１〜３、５はポート、４はメモリ、６はデータ転送
バス、７はクロック発生回路、８は３分周回路、２０〜
２２は転送経路である。データ転送バス６には、ポート
１〜３、５およびメモリ４が接続されている。
を採用したデータ処理装置を示す図である。図３におい
て、１〜３、５はポート、４はメモリ、６はデータ転送
バス、７はクロック発生回路、８は３分周回路、２０〜
２２は転送経路である。データ転送バス６には、ポート
１〜３、５およびメモリ４が接続されている。
【０００５】ポート１は、データ転送バス６にデータを
送りだすことだけをするポートであり、そのようなポー
トとしては、例えばイメージスキャナーからのデータを
取り入れるインタフェースがある。ポート２は、データ
転送バス６からデータを受け取ることだけをするポート
であり、例えば、画像データを９０°回転するローテイ
ター装置への入力部である。
送りだすことだけをするポートであり、そのようなポー
トとしては、例えばイメージスキャナーからのデータを
取り入れるインタフェースがある。ポート２は、データ
転送バス６からデータを受け取ることだけをするポート
であり、例えば、画像データを９０°回転するローテイ
ター装置への入力部である。
【０００６】ポート３は、データ転送バス６を経てメモ
リ４にデータを送りこむことだけをするポートであり、
例えば、ローテイター装置の出力部である。メモリ４
は、例えばページメモリであり、１ないし数ページ分の
画像データを、ラスタデータ形式で記憶する。ポート５
は、例えばプリンタへの出力インタフェースである。
リ４にデータを送りこむことだけをするポートであり、
例えば、ローテイター装置の出力部である。メモリ４
は、例えばページメモリであり、１ないし数ページ分の
画像データを、ラスタデータ形式で記憶する。ポート５
は、例えばプリンタへの出力インタフェースである。
【０００７】転送経路２０は、ポート１→データ転送バ
ス６→ポート２へとデータ転送する場合の経路を示して
いる。この転送は、ポートとポートとの間の転送である
ので、以後「ポート間転送」と言うことにする。転送経
路２１は、ポート３→データ転送バス６→メモリ４へと
データ転送する場合の経路を示している。この転送は、
メモリへデータを書き込む（ライトする）時の転送であ
るので、以後「ライト転送」と言うことにする。転送経
路２２は、メモリ４→データ転送バス６→ポート５へと
データ転送する場合の経路を示している。この転送は、
メモリからデータを読み出す（リードする）時の転送で
あるので、以後「リード転送」と言うことにする。
ス６→ポート２へとデータ転送する場合の経路を示して
いる。この転送は、ポートとポートとの間の転送である
ので、以後「ポート間転送」と言うことにする。転送経
路２１は、ポート３→データ転送バス６→メモリ４へと
データ転送する場合の経路を示している。この転送は、
メモリへデータを書き込む（ライトする）時の転送であ
るので、以後「ライト転送」と言うことにする。転送経
路２２は、メモリ４→データ転送バス６→ポート５へと
データ転送する場合の経路を示している。この転送は、
メモリからデータを読み出す（リードする）時の転送で
あるので、以後「リード転送」と言うことにする。
【０００８】クロック発生回路７は、メモリサイクルの
時間単位でクロックａを発生する回路である。３分周回
路８および論理回路９〜１１は、そのクロックを利用し
て、データ転送バス６を専用して転送を行ってよいとの
転送許可信号を発生するためのものである。３分周回路
８からは、クロックを３進カウントして得られた２ビッ
トのコードを表す信号ｂ，ｃが出力される。論理回路９
からはリード転送許可信号ｆが出力され、論理回路１０
からはライト転送許可信号ｄが出力され、論理回路１１
からはポート間転送許可信号ｅが出力される。これらの
転送許可信号は、データを送り出す側と受け取る側の双
方に与えられ、許可を知らせる。
時間単位でクロックａを発生する回路である。３分周回
路８および論理回路９〜１１は、そのクロックを利用し
て、データ転送バス６を専用して転送を行ってよいとの
転送許可信号を発生するためのものである。３分周回路
８からは、クロックを３進カウントして得られた２ビッ
トのコードを表す信号ｂ，ｃが出力される。論理回路９
からはリード転送許可信号ｆが出力され、論理回路１０
からはライト転送許可信号ｄが出力され、論理回路１１
からはポート間転送許可信号ｅが出力される。これらの
転送許可信号は、データを送り出す側と受け取る側の双
方に与えられ、許可を知らせる。
【０００９】図５は、従来のデータ処理装置の動作を説
明するタイムチャートである。（ａ）〜（ｆ）の波形
は、図３の対応する符号の付された配線に出力されるパ
ルスの波形である。（ｇ）は、各メモリサイクルの期間
において、メモリ４に関して行われる動作の種類を示し
ている。（ｈ）は、データ転送バス６を使っての転送が
どことどこの間で行われているかを示している。
明するタイムチャートである。（ａ）〜（ｆ）の波形
は、図３の対応する符号の付された配線に出力されるパ
ルスの波形である。（ｇ）は、各メモリサイクルの期間
において、メモリ４に関して行われる動作の種類を示し
ている。（ｈ）は、データ転送バス６を使っての転送が
どことどこの間で行われているかを示している。
【００１０】従来のデータ転送方法では、メモリサイク
ルと同じ時間単位でデータ転送バス６の専用を許可して
いたので、各転送許可信号における許可を意味する部分
（図５（ｄ）〜（ｆ）のハイの部分）の時間的長さは、
メモリサイクルと同じ長さとなるようにされている。
ルと同じ時間単位でデータ転送バス６の専用を許可して
いたので、各転送許可信号における許可を意味する部分
（図５（ｄ）〜（ｆ）のハイの部分）の時間的長さは、
メモリサイクルと同じ長さとなるようにされている。
【００１１】図５（ａ）は、クロック発生回路７から発
生されるクロックの波形を示し、その周期Ｔは、１メモ
リサイクルの時間となるようにしてある。メモリに関す
る動作は、図５（ｇ）から分かるように、メモリサイク
ルを単位として切り換えられている。例えば、ｇ−１の
メモリサイクルではライト動作が行われ、ｇ−３のメモ
リサイクルではリード動作が行われている。ｇ−２のメ
モリサイクルでは、ライトもリードも行われていない。
即ち、メモリに関する動作は休止されている。この期間
には、後に説明するように、ポート間での転送が行われ
ている。
生されるクロックの波形を示し、その周期Ｔは、１メモ
リサイクルの時間となるようにしてある。メモリに関す
る動作は、図５（ｇ）から分かるように、メモリサイク
ルを単位として切り換えられている。例えば、ｇ−１の
メモリサイクルではライト動作が行われ、ｇ−３のメモ
リサイクルではリード動作が行われている。ｇ−２のメ
モリサイクルでは、ライトもリードも行われていない。
即ち、メモリに関する動作は休止されている。この期間
には、後に説明するように、ポート間での転送が行われ
ている。
【００１２】図５（ｄ）のライト転送許可信号ｄは、図
３のポート３とメモリ４に与えられるが、ハイの値にな
っている期間だけ、データ転送バス６の使用が許可され
る。従って、例えばハイであるパルスｄ−１の間に、図
５（ｈ）に示すように、ポート３→メモリ４へのデータ
の転送ｈ−１が行われる。ただし、メモリにライトする
場合、アドレスとデータが与えられてからメモリへの書
き込みが完了するまでに少し時間を要するので、ライト
のためのメモリサイクルｇ−１内でライト動作を完了す
るために、ポート３→メモリ４への転送ｈ−１は、メモ
リサイクルｇ−１の前寄りの時点で行われる。
３のポート３とメモリ４に与えられるが、ハイの値にな
っている期間だけ、データ転送バス６の使用が許可され
る。従って、例えばハイであるパルスｄ−１の間に、図
５（ｈ）に示すように、ポート３→メモリ４へのデータ
の転送ｈ−１が行われる。ただし、メモリにライトする
場合、アドレスとデータが与えられてからメモリへの書
き込みが完了するまでに少し時間を要するので、ライト
のためのメモリサイクルｇ−１内でライト動作を完了す
るために、ポート３→メモリ４への転送ｈ−１は、メモ
リサイクルｇ−１の前寄りの時点で行われる。
【００１３】図５（ｅ）のポート間転送許可信号ｅは、
図３のポート１とポート２に与えられるが、ハイの値に
なっている期間だけ、データ転送バス６の使用が許可さ
れる。従って、例えばハイであるパルスｅ−１の間に、
図５（ｈ）に示すように、ポート１→ポート２へのデー
タの転送ｈ−２が行われる。ポート間の転送は、ポート
間転送許可信号ｅが与えられている間の、任意の時点に
行ってよい。転送ｈ−２は、略中央部分で行われてい
る。
図３のポート１とポート２に与えられるが、ハイの値に
なっている期間だけ、データ転送バス６の使用が許可さ
れる。従って、例えばハイであるパルスｅ−１の間に、
図５（ｈ）に示すように、ポート１→ポート２へのデー
タの転送ｈ−２が行われる。ポート間の転送は、ポート
間転送許可信号ｅが与えられている間の、任意の時点に
行ってよい。転送ｈ−２は、略中央部分で行われてい
る。
【００１４】図５（ｆ）のリード転送許可信号ｆは、図
３のメモリ４とポート５に与えられるが、ハイの値にな
っている期間だけ、データ転送バス６の使用が許可され
る。従って、例えばハイであるパルスｆ−１の間に、図
５（ｈ）に示すように、メモリ４→ポート５へのデータ
の転送ｈ−３が行われる。ただし、メモリからリードす
る場合、データが実際にデータ転送バス６に読み出され
て来るまでには少し時間がかかるので、メモリ４→ポー
ト５への転送ｈ−３は、リードのためのメモリサイクル
ｇ−３の後寄りの時点で行われる。
３のメモリ４とポート５に与えられるが、ハイの値にな
っている期間だけ、データ転送バス６の使用が許可され
る。従って、例えばハイであるパルスｆ−１の間に、図
５（ｈ）に示すように、メモリ４→ポート５へのデータ
の転送ｈ−３が行われる。ただし、メモリからリードす
る場合、データが実際にデータ転送バス６に読み出され
て来るまでには少し時間がかかるので、メモリ４→ポー
ト５への転送ｈ−３は、リードのためのメモリサイクル
ｇ−３の後寄りの時点で行われる。
【００１５】図３のデータ処理装置では、ポート間の転
送と、メモリとの間の転送とが混在しているので、メモ
リサイクルの割り当て方とかデータ転送バス６の使用許
可の割り当て方が、複雑になっている。そこで、それら
を単純化するために、データ転送バスを、ポート間の転
送のものと、メモリとの間の転送のものとの２つに分離
してしまうことが考えられる。
送と、メモリとの間の転送とが混在しているので、メモ
リサイクルの割り当て方とかデータ転送バス６の使用許
可の割り当て方が、複雑になっている。そこで、それら
を単純化するために、データ転送バスを、ポート間の転
送のものと、メモリとの間の転送のものとの２つに分離
してしまうことが考えられる。
【００１６】図４は、そのようにしたデータ処理装置で
ある。なお、転送許可信号を発生する回路は、図示を省
略している。符号は図３のものに対応し、６−１は第１
のデータ転送バス、６−２は第２のデータ転送バスであ
る。第１のデータ転送バス６−１は、ポート間転送を行
うバスとして設けられ、第２のデータ転送バス６−２
は、メモリとの間の転送をするバスとして設けられてい
る。
ある。なお、転送許可信号を発生する回路は、図示を省
略している。符号は図３のものに対応し、６−１は第１
のデータ転送バス、６−２は第２のデータ転送バスであ
る。第１のデータ転送バス６−１は、ポート間転送を行
うバスとして設けられ、第２のデータ転送バス６−２
は、メモリとの間の転送をするバスとして設けられてい
る。
【００１７】このように２種類設けると、各データ転送
バスでは、ポート間の転送と、メモリとの間の転送とが
混在することがないので、転送制御が単純化される。ま
た、２つのデータ転送バスで同時並行して転送を行うこ
とが出来るので、処理が高速に行える。
バスでは、ポート間の転送と、メモリとの間の転送とが
混在することがないので、転送制御が単純化される。ま
た、２つのデータ転送バスで同時並行して転送を行うこ
とが出来るので、処理が高速に行える。
【００１８】しかしながら、データ転送バスを２つに分
けてしまうと、第１のデータ転送バス６−１に接続され
ているポート１から、第２のデータ転送バス６−２に接
続されているメモリ４へ転送する必要が生じた場合、例
えば、イメージスキャナーからのデータを回転せずにペ
ージメモリへ転送するため、ポート１からポート４へ直
接にデータ転送する場合等に、それに対応することが出
来ないという難点がある。そのため、図４に示されるよ
うな構成を採用することは出来なかった。
けてしまうと、第１のデータ転送バス６−１に接続され
ているポート１から、第２のデータ転送バス６−２に接
続されているメモリ４へ転送する必要が生じた場合、例
えば、イメージスキャナーからのデータを回転せずにペ
ージメモリへ転送するため、ポート１からポート４へ直
接にデータ転送する場合等に、それに対応することが出
来ないという難点がある。そのため、図４に示されるよ
うな構成を採用することは出来なかった。
【００１９】
【発明が解決しようとする課題】（問題点）
しかしながら、前記した従来のデータ処理装置では、デ
ータ転送バス６の使用許可を、メモリサイクルと同じ長
さの時間単位で出していたので、データ転送バス６が使
用されずにいる時間が多くあったり、メモリ４に対する
動作（即ち、リードとかライト）が休止させられている
時間があったりしていた。そのため、データの処理時間
が長くなるという問題点があった。
ータ転送バス６の使用許可を、メモリサイクルと同じ長
さの時間単位で出していたので、データ転送バス６が使
用されずにいる時間が多くあったり、メモリ４に対する
動作（即ち、リードとかライト）が休止させられている
時間があったりしていた。そのため、データの処理時間
が長くなるという問題点があった。
【００２０】（問題点の説明）図５（ｇ）に示したよう
に、ポート間の転送を行う場合には、ライトのためのメ
モリサイクルｇ−１や、リードのためのメモリサイクル
ｇ−３の他に、それらと同じ時間のメモリサイクルｇ−
２をとっていた。このメモリサイクルｇ−２では、ライ
トもリードも行わないから、この時間だけメモリに関す
るデータ処理は遅らされる。
に、ポート間の転送を行う場合には、ライトのためのメ
モリサイクルｇ−１や、リードのためのメモリサイクル
ｇ−３の他に、それらと同じ時間のメモリサイクルｇ−
２をとっていた。このメモリサイクルｇ−２では、ライ
トもリードも行わないから、この時間だけメモリに関す
るデータ処理は遅らされる。
【００２１】また、図５（ｈ）に示したように、ライト
時の転送ｈ−１はメモリサイクルの前寄りで行い、リー
ド時の転送ｈ−３はメモリサイクルの後寄りで行う。そ
して、ポート間の転送ｈ−２は、メモリサイクル内の任
意の時点で行う。そのため、転送ｈ−１が終わってから
ライトのためのメモリサイクルの終了までの間，リード
のためのメモリサイクルの先頭の時点から転送ｈ−３ま
での間，およびポート間の転送ｈ−２の前後には、デー
タ転送バス６が使用されずにいる時間が生じる。従っ
て、データ転送バス６の使用効率が悪い。
時の転送ｈ−１はメモリサイクルの前寄りで行い、リー
ド時の転送ｈ−３はメモリサイクルの後寄りで行う。そ
して、ポート間の転送ｈ−２は、メモリサイクル内の任
意の時点で行う。そのため、転送ｈ−１が終わってから
ライトのためのメモリサイクルの終了までの間，リード
のためのメモリサイクルの先頭の時点から転送ｈ−３ま
での間，およびポート間の転送ｈ−２の前後には、デー
タ転送バス６が使用されずにいる時間が生じる。従っ
て、データ転送バス６の使用効率が悪い。
【００２２】本発明は、以上のような問題点に鑑み、メ
モリに関する動作が休止させられているメモリサイクル
ｇ−２を廃止すると共に、ライトのためのメモリサイク
ル内とリードのためのメモリサイクル内の、データ転送
バス６が使用されずにいる時間を巧みに利用して、ポー
ト間の転送を行うことにより、データの処理時間を速く
することを課題とするものである。
モリに関する動作が休止させられているメモリサイクル
ｇ−２を廃止すると共に、ライトのためのメモリサイク
ル内とリードのためのメモリサイクル内の、データ転送
バス６が使用されずにいる時間を巧みに利用して、ポー
ト間の転送を行うことにより、データの処理時間を速く
することを課題とするものである。
【００２３】
【課題を解決するための手段】前記課題を解決するた
め、請求項１に記載のデータ転送方法では、共通のデー
タ転送バスに接続されたメモリおよび複数のポートの間
でデータを転送するデータ転送方法において、ライトの
ためのメモリサイクルとリードのためのメモリサイクル
を交互にし、ライトのためのメモリサイクルの前寄りの
第１の期間にポートからメモリへのデータ転送を許可
し、リードのためのメモリサイクルの後寄りの第２の期
間にメモリからポートへのデータ転送を許可し、前記第
１の期間と前記第２の期間の間の第３の期間にポート間
のデータ転送を許可することとした。また、請求項２に
記載のデータ処理装置では、共通のデータ転送バスに接
続されたメモリおよび複数のポート間でデータ転送を行
うデータ処理装置であって、クロックを発生するクロッ
ク発生手段と、前記クロック発生手段で発生したクロッ
クを所定の期間、遅延させる遅延手段と、前記クロック
発生手段で発生したクロックと前記遅延手段で遅延させ
たクロックとに基づいて、ライトのためのメモリサイク
ルとリードのためのメモリサイクルを交互にし、前記ラ
イトのためのメモリサイクルの前寄りの第１の期間にポ
ートからメモリへのデータ転送を許可するライト転送許
可信号を生成するライト転送許可信号生成手段と、前記
クロック発生手段で発生したクロックと前記遅延手段で
遅延させたクロックとに基づいて、ライトのためのメモ
リサイクルとリードのためのメモリサイクルを交互に
し、前記リードのためのメモリサイクルの後寄りの第２
の期間にメモリからポートへのデータ転送を許可するリ
ード転送許可信号を生成するリード転送許可信号生成手
段と、前記第１の期間と前記第２の期間の間の第３の期
間にポート間のデータ転送を許可するポート間転送許可
信号を生成するポート間転送許可信号生成手段と、を備
えることとした。
め、請求項１に記載のデータ転送方法では、共通のデー
タ転送バスに接続されたメモリおよび複数のポートの間
でデータを転送するデータ転送方法において、ライトの
ためのメモリサイクルとリードのためのメモリサイクル
を交互にし、ライトのためのメモリサイクルの前寄りの
第１の期間にポートからメモリへのデータ転送を許可
し、リードのためのメモリサイクルの後寄りの第２の期
間にメモリからポートへのデータ転送を許可し、前記第
１の期間と前記第２の期間の間の第３の期間にポート間
のデータ転送を許可することとした。また、請求項２に
記載のデータ処理装置では、共通のデータ転送バスに接
続されたメモリおよび複数のポート間でデータ転送を行
うデータ処理装置であって、クロックを発生するクロッ
ク発生手段と、前記クロック発生手段で発生したクロッ
クを所定の期間、遅延させる遅延手段と、前記クロック
発生手段で発生したクロックと前記遅延手段で遅延させ
たクロックとに基づいて、ライトのためのメモリサイク
ルとリードのためのメモリサイクルを交互にし、前記ラ
イトのためのメモリサイクルの前寄りの第１の期間にポ
ートからメモリへのデータ転送を許可するライト転送許
可信号を生成するライト転送許可信号生成手段と、前記
クロック発生手段で発生したクロックと前記遅延手段で
遅延させたクロックとに基づいて、ライトのためのメモ
リサイクルとリードのためのメモリサイクルを交互に
し、前記リードのためのメモリサイクルの後寄りの第２
の期間にメモリからポートへのデータ転送を許可するリ
ード転送許可信号を生成するリード転送許可信号生成手
段と、前記第１の期間と前記第２の期間の間の第３の期
間にポート間のデータ転送を許可するポート間転送許可
信号を生成するポート間転送許可信号生成手段と、を備
えることとした。
【００２４】
【作用】請求項１に記載の発明によれば、共通のデータ
転送バスに接続されたメモリおよび複数のポートの間で
データを転送するデータ転送方法において、ライトのた
めのメモリサイクルとリードのためのメモリサイクルと
が交互になるようにする。これにより、メモリに対する
動作が休止されているメモリサイクルがなくなり、デー
タ処理が促進される。
転送バスに接続されたメモリおよび複数のポートの間で
データを転送するデータ転送方法において、ライトのた
めのメモリサイクルとリードのためのメモリサイクルと
が交互になるようにする。これにより、メモリに対する
動作が休止されているメモリサイクルがなくなり、デー
タ処理が促進される。
【００２５】また、ライトのためのメモリサイクルの前
寄りの第１の期間にポートからメモリへのデータ転送を
許可し、リードのためのメモリサイクルの後寄りの第２
の期間にメモリからのポートへのデータ転送を許可し、
前記第１の期間と前記第２の期間の間の第３の期間にポ
ート間のデータ転送を許可する。ライト時、リード時に
おいて、データ転送バスが使用されずにいる時間を巧み
に利用して、ポート間のデータ転送を行うので、データ
転送バスの利用率が向上し、データの処理が高速化され
る。請求項２に記載の発明によれば、クロック発生手
段、遅延手段、ライト転送許可信号生成手段、リード転
送許可信号生成手段、およびポート間転送許可信号生成
手段を備えることにより、請求項１に記載のデータ転送
方法を実現することが可能となる。
寄りの第１の期間にポートからメモリへのデータ転送を
許可し、リードのためのメモリサイクルの後寄りの第２
の期間にメモリからのポートへのデータ転送を許可し、
前記第１の期間と前記第２の期間の間の第３の期間にポ
ート間のデータ転送を許可する。ライト時、リード時に
おいて、データ転送バスが使用されずにいる時間を巧み
に利用して、ポート間のデータ転送を行うので、データ
転送バスの利用率が向上し、データの処理が高速化され
る。請求項２に記載の発明によれば、クロック発生手
段、遅延手段、ライト転送許可信号生成手段、リード転
送許可信号生成手段、およびポート間転送許可信号生成
手段を備えることにより、請求項１に記載のデータ転送
方法を実現することが可能となる。
【００２６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明のデータ転送方法を採用した
データ処理装置であり、符号は図３のものに対応してい
る。そして、１２は遅延回路、１３〜１５はフリップフ
ロップ、１６〜１８は論理回路である。図２は、本発明
のデータ処理装置の動作を説明するタイムチャートであ
る。
に説明する。図１は本発明のデータ転送方法を採用した
データ処理装置であり、符号は図３のものに対応してい
る。そして、１２は遅延回路、１３〜１５はフリップフ
ロップ、１６〜１８は論理回路である。図２は、本発明
のデータ処理装置の動作を説明するタイムチャートであ
る。
【００２７】図２（Ａ）〜（Ｌ）のパルス波形は、図１
の対応する符号が付された配線上に現れるパルスの波形
を示している。そして、図２（Ｍ）は、各メモリサイク
ルの期間において、メモリ４に関して行われる動作の種
類を示している。図２（Ｎ）は、データ転送バス６を使
っての転送が、どことどこの間で行われているかを示し
ている。
の対応する符号が付された配線上に現れるパルスの波形
を示している。そして、図２（Ｍ）は、各メモリサイク
ルの期間において、メモリ４に関して行われる動作の種
類を示している。図２（Ｎ）は、データ転送バス６を使
っての転送が、どことどこの間で行われているかを示し
ている。
【００２８】クロックＡの周期Ｔは、１メモリサイクル
の時間となるようにしてある。このクロックＡを利用し
て、データ転送バス６を使っての転送を許可する転送許
可信号を生成する。遅延回路１２，フリップフロップ１
３〜１５，論理回路１６〜１８は、そのための回路であ
る。
の時間となるようにしてある。このクロックＡを利用し
て、データ転送バス６を使っての転送を許可する転送許
可信号を生成する。遅延回路１２，フリップフロップ１
３〜１５，論理回路１６〜１８は、そのための回路であ
る。
【００２９】遅延回路１２は、クロック発生回路７から
のクロックＡを、２／３サイクルづつ順次遅延させた２
つのパルスＢ，Ｃを発生する。フリップフロップ１３〜
１５へは、それぞれクロックＡ，パルスＢ，Ｃが入力さ
れ、それらの２倍の周期のパルスＤ，Ｆ，Ｈが出力され
る。パルスＥ，Ｇ，Ｉは、それぞれパルスＤ，Ｆ，Ｈの
反転出力である。
のクロックＡを、２／３サイクルづつ順次遅延させた２
つのパルスＢ，Ｃを発生する。フリップフロップ１３〜
１５へは、それぞれクロックＡ，パルスＢ，Ｃが入力さ
れ、それらの２倍の周期のパルスＤ，Ｆ，Ｈが出力され
る。パルスＥ，Ｇ，Ｉは、それぞれパルスＤ，Ｆ，Ｈの
反転出力である。
【００３０】ライトのためのメモリサイクルとリードの
ためのメモリサイクルが、交互に生起するようにした場
合、フリップフロップ１３の出力Ｄがハイである期間
を、ライトのためのメモリサイクルに対応させ、フリッ
プフロップ１３の反転出力Ｅがハイである期間を、リー
ドのためのメモリサイクルに対応させることが出来る。
因みに、図２（Ｄ）のパルスＤ−１の期間は、図２
（Ｍ）のライトのためのメモリサイクルＭ−１の期間に
一致しており、図２（Ｅ）のパルスＥ−１の期間は、図
２（Ｍ）のリードのためのメモリサイクルＭ−２の期間
に一致している。
ためのメモリサイクルが、交互に生起するようにした場
合、フリップフロップ１３の出力Ｄがハイである期間
を、ライトのためのメモリサイクルに対応させ、フリッ
プフロップ１３の反転出力Ｅがハイである期間を、リー
ドのためのメモリサイクルに対応させることが出来る。
因みに、図２（Ｄ）のパルスＤ−１の期間は、図２
（Ｍ）のライトのためのメモリサイクルＭ−１の期間に
一致しており、図２（Ｅ）のパルスＥ−１の期間は、図
２（Ｍ）のリードのためのメモリサイクルＭ−２の期間
に一致している。
【００３１】論理回路１６では、リードのためのメモリ
サイクルの後寄り２／３の期間にハイとなるリード転送
許可信号Ｊが生成される。そのために、パルスＥとパル
スＨとのアンドが取られ、例えば図２（Ｊ）のハイのパ
ルスＪ−１が得られる。論理回路１７では、ライトのた
めのメモリサイクルの前寄り２／３の期間にハイとなる
ライト転送許可信号Ｋが生成される。そのために、パル
スＤとパルスＧとのアンドが取られ、例えば図２（Ｋ）
のハイのパルスＫ−１が得られる。論理回路１８では、
ライトのためのメモリサイクルの後寄り１／３から、リ
ードのためのメモリサイクルの前寄り１／３にかけての
期間にハイとなる、ポート間転送許可信号Ｌが生成され
る。そのために、パルスＦとパルスＩとのアンドが取ら
れ、例えば図２（Ｌ）のハイのパルスＬ−１が得られ
る。
サイクルの後寄り２／３の期間にハイとなるリード転送
許可信号Ｊが生成される。そのために、パルスＥとパル
スＨとのアンドが取られ、例えば図２（Ｊ）のハイのパ
ルスＪ−１が得られる。論理回路１７では、ライトのた
めのメモリサイクルの前寄り２／３の期間にハイとなる
ライト転送許可信号Ｋが生成される。そのために、パル
スＤとパルスＧとのアンドが取られ、例えば図２（Ｋ）
のハイのパルスＫ−１が得られる。論理回路１８では、
ライトのためのメモリサイクルの後寄り１／３から、リ
ードのためのメモリサイクルの前寄り１／３にかけての
期間にハイとなる、ポート間転送許可信号Ｌが生成され
る。そのために、パルスＦとパルスＩとのアンドが取ら
れ、例えば図２（Ｌ）のハイのパルスＬ−１が得られ
る。
【００３２】リード転送許可信号Ｊはメモリ４とポート
５に与えられ、ライト転送許可信号Ｋはポート３とメモ
リ４に与えられ、ポート間転送許可信号Ｌはポート１と
ポート２とに与えられる。
５に与えられ、ライト転送許可信号Ｋはポート３とメモ
リ４に与えられ、ポート間転送許可信号Ｌはポート１と
ポート２とに与えられる。
【００３３】ライト転送許可信号Ｋ−１は、ライトのた
めのメモリサイクルＭ−１の前寄り２／３の期間だけ、
ポート３→メモリ４へのデータの転送を許可する（Ｎ−
１）。リード転送許可信号Ｊ−１は、リードのためのメ
モリサイクルＭ−２の後寄り２／３の期間だけ、メモリ
４→ポート５へのデータの転送を許可する（Ｎ−３）。
ポート間転送許可信号Ｌ−１は、ライト転送許可信号Ｋ
−１が終わってからリード転送許可信号Ｊ−１が始まる
までの間だけ、ポート１→ポート２へのデータの転送を
許可する（Ｎ−２）。
めのメモリサイクルＭ−１の前寄り２／３の期間だけ、
ポート３→メモリ４へのデータの転送を許可する（Ｎ−
１）。リード転送許可信号Ｊ−１は、リードのためのメ
モリサイクルＭ−２の後寄り２／３の期間だけ、メモリ
４→ポート５へのデータの転送を許可する（Ｎ−３）。
ポート間転送許可信号Ｌ−１は、ライト転送許可信号Ｋ
−１が終わってからリード転送許可信号Ｊ−１が始まる
までの間だけ、ポート１→ポート２へのデータの転送を
許可する（Ｎ−２）。
【００３４】以上のように転送が許可される結果、メモ
リサイクルとしてはライトのためのメモリサイクルとリ
ードのためのメモリサイクルとを設ければよく、メモリ
に対する動作が休止されることはない。また、ライト転
送がライトのためのメモリサイクルの前寄りで終了し、
リード転送がリードのためのメモリサイクルの後寄りか
ら開始されることに着目し、ライト転送からリード転送
までの空き時間を利用して、ポート間転送を行うように
したので、データ転送バス６が使用されずに放置されて
いる時間が少なくなった。
リサイクルとしてはライトのためのメモリサイクルとリ
ードのためのメモリサイクルとを設ければよく、メモリ
に対する動作が休止されることはない。また、ライト転
送がライトのためのメモリサイクルの前寄りで終了し、
リード転送がリードのためのメモリサイクルの後寄りか
ら開始されることに着目し、ライト転送からリード転送
までの空き時間を利用して、ポート間転送を行うように
したので、データ転送バス６が使用されずに放置されて
いる時間が少なくなった。
【００３５】なお、前記した実施例では、リード転送を
許可する時間，ライト転送を許可する時間およびポート
間転送を許可する時間を、それぞれメモリサイクルの長
さの２／３としたが、その長さは必要に応じて適宜変え
ることが出来る。例えば、リード転送を許可する時間お
よびライト転送を許可する時間を、メモリサイクルの長
さの２／３より長くし、ポート間転送を許可する時間
を、メモリサイクルの長さの２／３より短くしてもよ
い。或いは、その逆にしてもよい。
許可する時間，ライト転送を許可する時間およびポート
間転送を許可する時間を、それぞれメモリサイクルの長
さの２／３としたが、その長さは必要に応じて適宜変え
ることが出来る。例えば、リード転送を許可する時間お
よびライト転送を許可する時間を、メモリサイクルの長
さの２／３より長くし、ポート間転送を許可する時間
を、メモリサイクルの長さの２／３より短くしてもよ
い。或いは、その逆にしてもよい。
【００３６】
【発明の効果】以上述べた如く、本発明のデータ転送方
法及びデータ処理装置によれば、メモリに対するリード
やライトの動作を休止しているメモリサイクルが存在し
なくなると共に、ライトのためのメモリサイクル内とリ
ードのためのメモリサイクル内の、データ転送バスが使
用されずにいる時間を巧みに利用して、ポート間の転送
を行ってしまうので、データの処理時間が短くなる。
法及びデータ処理装置によれば、メモリに対するリード
やライトの動作を休止しているメモリサイクルが存在し
なくなると共に、ライトのためのメモリサイクル内とリ
ードのためのメモリサイクル内の、データ転送バスが使
用されずにいる時間を巧みに利用して、ポート間の転送
を行ってしまうので、データの処理時間が短くなる。
【図１】 本発明のデータ転送方法を採用したデータ転
送装置
送装置
【図２】 本発明のデータ処理装置の動作を説明するタ
イムチャート
イムチャート
【図３】 従来のデータ転送方法を採用したデータ処理
装置
装置
【図４】 従来のデータ転送方法を採用した他のデータ
処理装置
処理装置
【図５】 従来のデータ処理装置の動作を説明するタイ
ムチャート
ムチャート
１〜３、５…ポート、４…メモリ、６、６−１、６−２
…データ転送バス、７…クロック発生回路、８…３分周
回路、９〜１１…論理回路、１２…遅延回路、１３〜１
５…フリップフロップ、１６〜１８…論理回路、２０〜
２２…転送経路
…データ転送バス、７…クロック発生回路、８…３分周
回路、９〜１１…論理回路、１２…遅延回路、１３〜１
５…フリップフロップ、１６〜１８…論理回路、２０〜
２２…転送経路
フロントページの続き
(56)参考文献 特開 昭56−79353（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/00 - 12/06
G06F 13/16 - 13/42
Claims (2)
- 【請求項１】 共通のデータ転送バスに接続されたメモ
リおよび複数のポートの間でデータを転送するデータ転
送方法において、 ライトのためのメモリサイクルとリードのためのメモリ
サイクルを交互にし、 ライトのためのメモリサイクルの前寄りの第１の期間に
ポートからメモリへのデータ転送を許可し、 リードのためのメモリサイクルの後寄りの第２の期間に
メモリからポートへのデータ転送を許可し、 前記第１の期間と前記第２の期間の間の第３の期間にポ
ート間のデータ転送を許可することを特徴とするデータ
転送方法。 - 【請求項２】 共通のデータ転送バスに接続されたメモ
リおよび複数のポート間でデータ転送を行うデータ処理
装置であって、 クロックを発生するクロック発生手段と、 前記クロック発生手段で発生したクロックを所定の期
間、遅延させる遅延手段と、 前記クロック発生手段で発生したクロックと前記遅延手
段で遅延させたクロックとに基づいて、ライトのための
メモリサイクルとリードのためのメモリサイクルを交互
にし、前記ライトのためのメモリサイクルの前寄りの第
１の期間にポートからメモリへのデータ転送を許可する
ライト転送許可信号を生成するライト転送許可信号生成
手段と、 前記クロック発生手段で発生したクロックと前記遅延手
段で遅延させたクロックとに基づいて、ライトのための
メモリサイクルとリードのためのメモリサイクルを交互
にし、前記リードのためのメモリサイクルの後寄りの第
２の期間にメモリからポートへのデータ転送を許可する
リード転送許可信号を生成するリード転送許可信号生成
手段と、 前記第１の期間と前記第２の期間の間の第３の期間にポ
ート間のデータ転送を許可するポート間転送許可信号を
生成するポート間転送許可信号生成手段と、 を備えた データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17906192A JP3381272B2 (ja) | 1992-06-12 | 1992-06-12 | データ転送方法及びデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17906192A JP3381272B2 (ja) | 1992-06-12 | 1992-06-12 | データ転送方法及びデータ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05342141A JPH05342141A (ja) | 1993-12-24 |
| JP3381272B2 true JP3381272B2 (ja) | 2003-02-24 |
Family
ID=16059433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17906192A Expired - Fee Related JP3381272B2 (ja) | 1992-06-12 | 1992-06-12 | データ転送方法及びデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381272B2 (ja) |
-
1992
- 1992-06-12 JP JP17906192A patent/JP3381272B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05342141A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4858107A (en) | Computer device display system using conditionally asynchronous memory accessing by video display controller | |
| PL167608B1 (pl) | Sposób i urzadzenie do zarzadzania przesylaniem danych miedzy pamieciaa urzadzeniami zewnetrznymi PL PL | |
| EP0579515A1 (en) | Asynchronous bus interface for minimising asynchronous bus data transfer times | |
| US5937167A (en) | Communication controller for generating four timing signals each of selectable frequency for transferring data across a network | |
| JPH06243111A (ja) | ２つの非同期プロセッサ間でランダムアクセスメモリを共用する方法及びその方法を実施するための電子回路 | |
| EP0421627B1 (en) | Memory device | |
| JP3381272B2 (ja) | データ転送方法及びデータ処理装置 | |
| US5802587A (en) | Memory controller adapted for rapid block access operations | |
| JP3571195B2 (ja) | 画像形成装置のホストインタフェース回路 | |
| JPS6323581B2 (ja) | ||
| JPS62226260A (ja) | 非同期式デ−タバスインタ−フエ−ス | |
| JP3255429B2 (ja) | メモリ・インタフェース回路 | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JP3825729B2 (ja) | 半導体集積回路装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH0954751A (ja) | 情報処理装置 | |
| JP2510268B2 (ja) | デ―タ保持回路 | |
| JPS60168675A (ja) | プリンタ装置 | |
| JP2668215B2 (ja) | マイクロコンピユータ | |
| JPH08180027A (ja) | 調停回路 | |
| JPS6073730A (ja) | バツフア制御装置 | |
| JPS59135530A (ja) | Ｄｍａによるメモリ読み出し方式 | |
| JPH011557A (ja) | ドツトシリアルプリンタ | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPS58101358A (ja) | メモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |