JPS5922558U - 信号処理装置の入力回路 - Google Patents
信号処理装置の入力回路Info
- Publication number
- JPS5922558U JPS5922558U JP11633382U JP11633382U JPS5922558U JP S5922558 U JPS5922558 U JP S5922558U JP 11633382 U JP11633382 U JP 11633382U JP 11633382 U JP11633382 U JP 11633382U JP S5922558 U JPS5922558 U JP S5922558U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- signal processing
- outputs
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来例の回路図、第2 区a ” c及び第3
図a〜Cは同上の動作説明用タイムチャート、第4図は
本考案の一実施例の回路図、第5図a〜hは同上の動作
説明用のタイムチャート、第6図a”−bは同上の信号
形式の説明図、第7図は同上使用のシステム説明用概略
構成図、第8図a”=h及び第9図a〜f1第10図a
% fは同上の動作説明のタイムチャート、第11図
a、 bは同上に使用する時定数回路の他側の回路図
であり、2は信号処理論理回路、9は入力受付は部、1
0.〜103はラッチ回路、14は時定数回路、Trは
ト ゛ ランジスタ、EOR□。〜EOR13は排
他的オア、io〜i3はデータ入力端子、0o−03は
データ出力端子で16° 第2図 第5図
図a〜Cは同上の動作説明用タイムチャート、第4図は
本考案の一実施例の回路図、第5図a〜hは同上の動作
説明用のタイムチャート、第6図a”−bは同上の信号
形式の説明図、第7図は同上使用のシステム説明用概略
構成図、第8図a”=h及び第9図a〜f1第10図a
% fは同上の動作説明のタイムチャート、第11図
a、 bは同上に使用する時定数回路の他側の回路図
であり、2は信号処理論理回路、9は入力受付は部、1
0.〜103はラッチ回路、14は時定数回路、Trは
ト ゛ ランジスタ、EOR□。〜EOR13は排
他的オア、io〜i3はデータ入力端子、0o−03は
データ出力端子で16° 第2図 第5図
Claims (1)
- 一 ストローブ信号によってトリガされた際にデー
タ入力端子に入力する信号を読むとともに信号処理を行
ない信号処理後データ入力端子に入力した信号と一致す
る信号をデータ出力端子より出力する信号処理論理回路
を備えた信号処理装置において、外部入力によってスイ
ッチングするトランジスタのようなスイッチング素子を
有し、該スイッチング素子のオン時に、“H”レベルの
信号ヲ、オフ時に“Lルベルの信号を入力信号として出
力する入力受付は部と、該入力信号と前記データ出力端
子の出力信号とを比較する排他的オアと、該排他的オア
の出力の立上がりをクロックとして前記入力信号をラッ
チし該ラッチ出力を前記データ入力端子へ出力するラッ
チ回路と、ラッチ回路のクロック端子と、排他的オアの
出力との間に挿入した時定数回路を設け、スイッチング
素子のオフ動作開始から上記入力信号のレベルが排他的
オアのスレショルドレベルに至る時間までの時間幅より
時定数回路の退廷時間を十分大きく設定して成ることを
特徴とする信号処理装置の入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11633382U JPS5922558U (ja) | 1982-07-31 | 1982-07-31 | 信号処理装置の入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11633382U JPS5922558U (ja) | 1982-07-31 | 1982-07-31 | 信号処理装置の入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5922558U true JPS5922558U (ja) | 1984-02-10 |
JPH0342761Y2 JPH0342761Y2 (ja) | 1991-09-06 |
Family
ID=30268208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11633382U Granted JPS5922558U (ja) | 1982-07-31 | 1982-07-31 | 信号処理装置の入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5922558U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01136430A (ja) * | 1987-11-24 | 1989-05-29 | Canon Inc | 通信装置 |
-
1982
- 1982-07-31 JP JP11633382U patent/JPS5922558U/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01136430A (ja) * | 1987-11-24 | 1989-05-29 | Canon Inc | 通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0342761Y2 (ja) | 1991-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5922558U (ja) | 信号処理装置の入力回路 | |
JPS5996610U (ja) | バス異常検出回路 | |
JPS5984945U (ja) | 信号伝送システムの入力回路 | |
JPS6014535U (ja) | 電子回路 | |
JPS6119860U (ja) | 外部信号計数装置 | |
JPS60119158U (ja) | 入力信号断検出装置 | |
JPS5851359U (ja) | 出力回路 | |
JPS60109102U (ja) | デジタル制御回路 | |
JPS59119644U (ja) | ゲ−トアレ−ic | |
JPS58194520U (ja) | ゲインコントロ−ル回路 | |
JPS59118036U (ja) | デ−タ入力回路 | |
JPS6034644U (ja) | 電子装置 | |
JPS59189336U (ja) | 入力回路 | |
JPS6025037U (ja) | 入力インタフエイス回路 | |
JPS5922533U (ja) | フリツプフロツプ回路 | |
JPS59104649U (ja) | Dmi符号化回路 | |
JPS6071962U (ja) | 動作モ−ド設定装置 | |
JPS59177240U (ja) | 出力回路 | |
JPS6035636U (ja) | 反転禁止モ−ドを有するフリップフロップ回路 | |
JPS6013418U (ja) | 信号変換装置 | |
JPS6047068U (ja) | 計数回路 | |
JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
JPS5844634U (ja) | 入力装置 | |
JPS59161197U (ja) | ブザ−回路 | |
JPS6390325U (ja) |