JPS5928722U - バツクアツプ電源利用のカウンタメモリ方式における保護回路 - Google Patents
バツクアツプ電源利用のカウンタメモリ方式における保護回路Info
- Publication number
- JPS5928722U JPS5928722U JP12369782U JP12369782U JPS5928722U JP S5928722 U JPS5928722 U JP S5928722U JP 12369782 U JP12369782 U JP 12369782U JP 12369782 U JP12369782 U JP 12369782U JP S5928722 U JPS5928722 U JP S5928722U
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- protection circuit
- backup power
- counter
- counter memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面は本考案に係るバックアップ電源利用のカウンタメ
モリ方式の保護回路を示すもので、第1図はその一実施
例を示すブロック図、第2図はそのタイムチャート、第
3図は電源■cc2に対してタイモング遅れをもった電
源■CC1を得るための一例を示す回路図、第4図は同
じく他の実施例を ゛示すブロック図、第5図
はそのタイムチャートである。 1・・・T型フリップフロップ、2・・・カウンタ、4
゜5・・・インバータ、21−EXOR,Vcc、、
Vcc2−タイミングの異なる電源。
モリ方式の保護回路を示すもので、第1図はその一実施
例を示すブロック図、第2図はそのタイムチャート、第
3図は電源■cc2に対してタイモング遅れをもった電
源■CC1を得るための一例を示す回路図、第4図は同
じく他の実施例を ゛示すブロック図、第5図
はそのタイムチャートである。 1・・・T型フリップフロップ、2・・・カウンタ、4
゜5・・・インバータ、21−EXOR,Vcc、、
Vcc2−タイミングの異なる電源。
Claims (1)
- パンクアップ電源利用のカウンタの入力信号端子にT型
フリップフロップあ出力信号端子を接続し、このT型フ
リツプフqツブのクリヤ端子にタイミングの異なるよう
に作られた2つの電源にて発生させた信号により電源変
動時のカウンタの入力信号ラインを低レベルに保持させ
る保護回路を接続したことを特徴とするバックアップ電
源利用のカウンタメモリ方式における保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12369782U JPS5928722U (ja) | 1982-08-17 | 1982-08-17 | バツクアツプ電源利用のカウンタメモリ方式における保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12369782U JPS5928722U (ja) | 1982-08-17 | 1982-08-17 | バツクアツプ電源利用のカウンタメモリ方式における保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5928722U true JPS5928722U (ja) | 1984-02-22 |
JPH0132126Y2 JPH0132126Y2 (ja) | 1989-10-02 |
Family
ID=30282267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12369782U Granted JPS5928722U (ja) | 1982-08-17 | 1982-08-17 | バツクアツプ電源利用のカウンタメモリ方式における保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5928722U (ja) |
-
1982
- 1982-08-17 JP JP12369782U patent/JPS5928722U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0132126Y2 (ja) | 1989-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
JPS58107633U (ja) | 出力回路 | |
JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
JPS6040132U (ja) | 位相切換回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS59165043U (ja) | 誤動作防止回路 | |
JPS59152827U (ja) | パルス発生回路 | |
JPS60119138U (ja) | パルス発生回路 | |
JPS5961667U (ja) | 直流分再生回路 | |
JPS58522U (ja) | パルス幅整形回路 | |
JPS5978595U (ja) | メモリ−ストツプ回路 | |
JPS60172434U (ja) | 始動時誤動作防止回路 | |
JPS586435U (ja) | 多重位相発生回路 | |
JPS58144926U (ja) | 論理回路 | |
JPS5996610U (ja) | バス異常検出回路 | |
JPS60112127U (ja) | パルス遅延装置 | |
JPS60109102U (ja) | デジタル制御回路 | |
JPS601037U (ja) | 二者択一回路 | |
JPS6137542U (ja) | マイクロプロセツサ装置 | |
JPS5948137U (ja) | フリツプフロツプ回路 | |
JPS58194538U (ja) | 波形整形回路 | |
JPS6140760U (ja) | デイジタル信号補正装置 | |
JPS58147334U (ja) | 接点チヤツタ除去回路 | |
JPS5978735U (ja) | 信号異常検出回路 |