JPH0342761Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は電力線搬送に用いる送信ユニツトのよ
うな信号処理装置の入力回路に関するものであ
る。

〔従来の技術〕

従来、外部入力信号を信号処理論理回路のデー
タ入力端子に取り込んでデータ処理を行う場合、
データ入力端子に外乱等で一過性の信号が入力し
て誤動作が起きるのを防ぐために、時定数回路を
データ入力端子と、外部入力信号入力部との間に
挿入している。

第１図は従来の入力回路の一例を示しており、
この入力回路は外部入力信号をホトカプラPH
と、時定数回路とからなり、ホトカプラPHは入
力側が“Ｈ”レベルの場合発光ダイオードLED
が発光して、出力側のホトトランジスタPTをオ
ンし、時定数回路のコンデンサC₁をホトトラン
ジスタPTと抵抗R₁を通じて充電するようになつ
ている。

ここで第２図ａに示すように幅tpの“Ｈ”の外
部入力信号がホトカプラPHに入力すると、ホト
カプラPHのホトトランジスタPTはtpだけオン
し、オン期間中コンデンサC₁を充電する。この
充電電圧は第２図ｂに示すように変化し、時定数
回路の出力側に設けたゲート回路（図示せず）の
スレツシヨルドレベルSLを越えた時点でゲート
回路からは第２図ｃに示すように信号が立ち上が
る。外部入力信号が立ち下がつると、コンデンサ
C₁の電荷が抵抗R₂を通じて放電してコンデンサ
C₁の電圧が低下し、その電圧が上記スレツシヨ
ルドレベルSLに至ると、ゲート回路の出力が立
ち下がる。

ここで十分な信号レベルを持つ“Ｈ”信号を得
るために、抵抗R₂の値を抵抗R₁に比して十分に
大きなものとしている。

〔考案が解決しようとする課題〕

上述のように抵抗R₁，R₂の値を設定した場合、
外部入力信号として、第３図ａに示すような
“Ｌ”信号を取り込むときには次のような不都合
があつた。

つまり、オン状態のホトカプラPHのホトトラ
ンジスタPTが“Ｌ”レベルの上記外部入力信号
の入力によつてオフすると、このオフの時点から
コンデンサC₁の電荷が抵抗R₂を通じて放電する
が、抵抗R₂の値が抵抗R₁より十分に大きな値で
あるため、“Ｈ”の外部入力信号の入力開始に対
応して、ゲート回路から信号が出力を開始するま
での遅延時間τ_ONに比べて、“Ｌ”の外部入力信号
の入力開始に対応して、ゲート回路から信号が出
力を開始するまでの遅延時間τ_OFFは第３図ｂに示
すように大きくなり、また逆に外部入力信号の入
力終了時点からゲート回路より信号が出力しなく
なるまでの時間は前者より後者の方が短くなる。

従つて、たとえ同じ幅tpの外部入力信号であつ
ても、ゲート回路を通じて信号処理論理回路（図
示せず）に取り込まれる信号の幅は、“Ｈ”の外
部入力信号に対応する信号の幅に比べて“Ｌ”の
外部入力信号に対応する信号の幅が第３図ｃに示
すように狭くなる。

そのため従来例の入力回路を使用した場合には
入力データの受付時間の差が大きくて、例えば
“Ｈ”レベルの外部入力信号を受け付ける回路と、
“Ｌ”レベルの外部入力信号を受け付ける回路と
を異なる仕様で製作しなければならないという欠
点があつた。

本考案は上述の欠点に鑑みて為されたもので、
その目的とするところは“Ｈ”レベルの外部入力
信号と、“Ｌ”レベルの外部入力信号とを同じ幅
の信号として信号処理論理回路に与えることがで
きる信号処理装置の入力回路を提供することを目
的とする。

〔課題を解決するための手段〕

本考案は、上述の目的を達成するために、Ｄ端
子に入力する外部入力信号をクロツクの立ち上が
りでラツチするＤ型フリツプフロツプからなるラ
ツチ回路と、このラツチ回路のラツチ出力をデー
タ入力端子に入力し、このデータ入力端子の入力
信号に基づいて信号処理を行うとともにデータ出
力端子より、上記データ入力端子の入力信号に一
致する信号を出力する信号処理論理回路と、上記
外部入力信号と上記データ出力端子からの出力信
号との排他的論理和演算を行つてゲート出力を、
時定数回路を介して上記ラツチ回路のクロツク端
子にクロツクとして入力させる排他的オアとを備
えたものである。

〔作用〕

而して本発明によれば、外部入力信号の変化点
で、排他的オアからラツチ回路にクロツクを与え
ることができ、そのため外部入力信号が“Ｈ”レ
ベルの信号であつても、“Ｌ”レベルの信号であ
つてもラツチ回路から信号処理論理回路に入力デ
ータ端子に取り込まれる信号は外部入力信号の幅
と略同じ幅の信号となる。そのため外部入力信号
が“Ｈ”レベルの信号であつても、“Ｌ”レベル
の信号であつても、同じ幅の信号であれば、信号
処理論理回路の信号入力受付時間を同一に設定す
ることができることになる。

〔実施例〕

以下本考案を実施例により説明する。

第４図は本考案を用いた電力搬送システムの送
信ユニツトＴの全体回路を示しており、電力線ｌ
を接続した電源入力端に入力する商用電源をダイ
オードブリツジDBで両波整流して得られた脈流
波を波形整形して商用電源の半サイクルに対応す
る同期信号CLを出力する同期発生回路１と、こ
の同期信号CLに基づいて伝送データを発生させ
るマイクロコンピユータよりなる信号処理論理回
路２、この信号処理論理回路２の伝送データ出力
端子Ｓからの信号により制御される搬送信号発生
回路３、この搬送信号発生回路３より出力される
搬送信号FDを電力線ｌに重畳する結合回路５、
前記全波整流した脈流より安定した直流を得て各
回路の電源とするための直流安定化電源部６、電
力線ｌに重畳されて送られてくる搬送信号を結合
回路５にて分離した後に波形整形して前記信号処
理論理回路２の受信入力端子SNに出力する受信
部７、後述の入力回路部及びデイツプスイツチか
らなるアドレス設定部８等から構成されている。

信号処理論理回路２は受信入力端子SNに入力
があるか否かによつて現在伝送ラインたる電力線
ｌに他の送信ユニツトＴのデータ伝送（或いは受
信ユニツトＲからの動作確認信号伝送）中か非送
状態なのかを判別する受信監視判別機能と、スト
ローブ信号入力端子STにストローブ信号の立ち
上がりがあるか否かを判別するストローブ信号判
別機能と、アドレス判別機能とを有するととも
に、これらの判別機能の判別内容に応じてデータ
入力端子i₀〜i₃の入力信号を読み込むとともに後
述するアドレスデータ、機器制御データを作成し
てこれらのデータ信号と同期信号CLに基づいて
搬送信号発生回路３をオン／オフするためのビツ
トシリアルな伝送データを発生させたり、一組の
搬送信号FDの出力終了時に伝送終了信号出力端
子ESより発生させ、また伝送が正しく行われた
とき（或いは動作確認信号の受信によつて正しく
伝送された判別したとき）にはデータ入力端子i₀
〜i₃に夫々対応させて設けたデータ出力端子O₀〜
O₃に入力信号と一致する信号を発生させたりす
る論理演算機能を有するもので、予め内蔵ROM
に記憶されている動作プログラムにより信号処理
と制御の動作を行う。

入力回路部は図示するように上記信号処理論理
回路２のデータ入力端子i₀〜i₃に夫々対応するフ
オトカプラPH₀〜PH₃等からなる入力受付け部９
と、各フオトカプラPH₀〜PH₃の出力信号をクロ
ツクの立ち上がり時にラツチしてラツチ出力を前
記信号処理論理回路２のデータ入力端子i₀〜i₃に
夫々入力させるラツチ回路１０₀〜１０₃と、各フ
オトカプラPH₀〜PH₃に対応した排他的オア
EOR₁₀〜EOR₁₃からなる第１の比較回路１１と、
排他的オアEOR₁₀〜EOR₁₃のゲート出力と夫々に
対応するラツチ回路１０₀〜１０₃のクロツク入力
端CPとの間に挿入した抵抗R₀とコンデンサC₀か
らなる時定数回路１４₀〜１４₃と、各時定数回路
１４₀〜１４₃の出力とラツチ回路１０₀〜１０₃の
クロツク端子CPとの間に挿入したバツフアゲー
トＡとから構成される。

次に送信ユニツトＴの動作を説明する。まず伝
送ラインたる電力線ｌに他のユニツトからの信号
が伝送されていない第５図ａ〔送信監視判別機能
の判別出力を示す〕の状態では信号処理論理回路
２において送信可能状態にある。今外部入力信号
を与えるために入力受付け部９の各フオトカプラ
PH₀〜PH₁に夫々に対応して設けてある操作スイ
ツチSW₀〜SW₃中例えばSW₀を投入するとフオト
カプラPH₀の発光ダイオードLED₀に電流が流れ
て発光し、この発光ダイオードLED₀に対応した
フオトトランジスタPT₀がオンして第５図ｂに示
す“Ｈ”レベルの信号がラツチ回路１０₃のＤ端
子に入力するとともに第１の比較回路１１の排他
的オアEOR₁₃に入力する。

このとき信号処理論理回路２のデータ出力端子
O₃は、従前のデータ入力端子i₃の入力信号に対応
して“Ｌ”レベルであるため排他的オアEOR₁₃で
は第５図ｃに示すように、ゲート出力が立ち上が
る。このゲート出力は時定数回路１４₃とバツフ
アゲートＡを通じてラツチ回路１０₃のクロツク
端子CPにクロツクとして入力し、ラツチ回路１
０₃はホトカプラPH₀より入力する“Ｈ”レベル
の信号をラツチして第５図ｄのようにラツチ出力
を発生する。このラツチ出力が第２の比較回路１
３の排他的オアEOR₂₀〜EOR₂₃の内対応する排他
的オアEOR₂₃に入力すると、排他的オアEOR₂₃の
出力が第５図ｆのように“Ｈ”レベルとなり、ダ
イオードD₀〜D₃からなるダイオードオア回路１
２を介して信号処理論理回路２のストローブ信号
となる。このストローブ信号が“Ｌ”から“Ｈ”
レベルに変わると信号処理論理回路２は伝送動作
となり、まずデータ入力端子i₀〜i₃にラツチ回路
１０₀〜１０₃からデータを取り込んで、該データ
入力端子i₀〜i₃の信号状態に応じた機器制御デー
タを作成するとともにアドレス設定部８で設定し
てあるアドレスに基づいてアドレスデータを作成
し、これらデータとスタートマークとを付与した
ビツトシリアルな伝送データを形成し、この伝送
データと同期信号CLに基づいて搬送信号発生回
路３をオンオフして発振回路４の搬送周波信号
RFからなる搬送信号FDを結合回路５を介して電
力線ｌに送出する。

第６図は搬送信号FDの構成例を示すもので、
同図ａのSTRはスタートマークを伝送するスタ
ート信号、ADはアドレスデータを伝送するアド
レス信号、DTは入力データを伝送するデータ信
号であり、各信号のビツトデータは第６図ｂに示
すように商用電源電圧V_ACの各半サイクルに同期
して伝送され、各半サイクルを４分割したサブビ
ツトデータの伝送区間SB₁〜SB₄にサブビツトが
伝送される。

ここでサブビツトデータは第６図ｂに示すよう
に伝送区間SB₁〜SB₄において搬送周波信号RFが
有るか無いかで“１”“０”が設定され、“スター
トマーク”のサブビツト構成は「0101」であり、
データ“１”のサブビツト構成は「0111」、デー
タ“０”のサブビツト構成は「0100」となつてい
る。

さて送信ユニツトＴから電力線ｌを介して搬送
信号FDを送信すると、第７図に示すように電力
線ｌに接続された当該アドレスの受信ユニツトＲ
では搬送信号FDを受信するとともに機器制御デ
ータのデータ信号DTに基づいて負荷制御を行う
のである。

一方送信ユニツトＴ側では受信ユニツトＲから
の動作確認信号の受信や、或は伝送中の送信搬送
信号FDのデータと入力データとが一致したこと
等を判別して正しく伝送されたことが検出される
と第５図ｇのように信号処理論理回路２では各デ
ータ端子i₀〜i₃の入力データと一致する信号をデ
ータ出力端子O₀〜O₃より出力することになる。

ここで上述したように“Ｈ”レベルのデータ入
力端子はi₃であるためデータ出力端子O₃からのみ
第５図ｅのような“Ｈ”レベルの信号が出力する
こととなり、従つて比較回路１３の排他的オア
EOR₂₃の出力は第５図ｆに示すように“Ｌ”レベ
ルとなる。同時に比較回路１１の排他的EOR₁₃の
出力も第５図ｃのように“Ｌ”レベルとなる。

次いで入力受付け部９の操作スイツチSW₀がオ
フされてホトトランジスタPH₀がオフとなり、従
つて比較回路１１の排他的オアEOR₁₃の出力が第
５図ｃのように“Ｈ”レベルとなつて、第５図ｄ
のようにラツチ回路１０₃のラツチ出力は“Ｌ”
レベルに反転する。

そして比較回路１３の排他的オアEOR₂₃の出力
は第５図ｆのように“Ｈ”レベルとなる。この
“Ｈ”レベルによつてストローブ信号入力端子ST
は“Ｈ”レベルとなり、更にデータ出力端子O₃
より出力した信号が“Ｌ”レベルになると、比較
回路１３の排他的オアEOR₂₃の出力は“Ｌ”レベ
ルとなつて、ストローブ信号入力端子STを“Ｌ”
レベルとする。

さて電力線ｌに搬送信号FDが第８図ａのよう
に送信されている状態では信号処理論理回路２で
はデータ入力端子i₀〜i₃の入力データに変化があ
つても伝送動作を行わないようになつているが、
第８図ｂのようにこの伝送状態中を検知している
際中に例えば前記入力受付け部９の操作スイツチ
SW₀が投入されてホトカプラPH₀のホトトランジ
スタPT₀より“Ｈ”レベルの信号が出力すると、
比較回路１１の排他的オアEOR₁₃の出力は第８図
ｃのように“Ｌ”レベルから“Ｈ”レベルに反転
し、その立ち上がり時にラツチ回路１０₃のラツ
チ出力を“Ｈ”レベルにする。ラツチ回路１０₃
のラツチ出力が“Ｈ”レベルになると第８図ｇの
ように比較回路１３の排他的EOR₂₃の出力も
“Ｈ”レベルとなり、ストローブ信号入力端子ST
が第８図ｈのように“Ｈ”レベルとなる。このと
きには電力線ｌには他の送信ユニツトＴの搬送信
号FDが伝送中であるため信号処理論理回路２で
は入力データの送信は行わない。さて伝送中から
非伝送状態に変わると、信号処理論理回路２はラ
ツチ回路１０₃のラツチ出力を入力データとして
データ入力端子i₃より読み込んで伝送を行う。こ
の伝送が終了すると伝送終了信号を第８図ｆのよ
うに出力し、瞬時トランジスタTrをオンする。
そのため第８図ｈのようにストローブ信号入力端
子STは一瞬“Ｌ”レベルとなつて再び“Ｈ”レ
ベルに立ち上がることになる。従つてストローブ
信号が信号処理論理回路２に入力した状態となつ
て、再度伝送が行われることになる。一方データ
出力端子O₃からは最初の伝送終了と同時に“Ｈ”
レベル信号が第８図ｅのように出力するため、比
較回路１１の排他的オアEOR₁₃の出力は“Ｌ”レ
ベルから“Ｈ”レベルに立ち上がり、すでに
“Ｌ”レベルとなつているラツチ回路１０₃の入力
信号をラツチして、ラツチ出力を第８図ｄのよう
に“Ｈ”レベルから“Ｌ”レベルに反転させる。
従つてラツチ出力が伝送終了から“Ｌ”レベルに
変わるまでの信号がデータ出力端子O₃から第８
図ｅのように出力する。一方第２の比較回路１３
の排他的オアEOR₂₃の出力は、ラツチ回路１０₃
の“Ｈ”レベル期間中データ出力端子O₃の出力
が“Ｌ”レベルで、またラツチ回路１０₃の“Ｌ”
レベル期間中データ出力端子O₃の出力が“Ｈ”
レベルであるため、その期間は第８図ｇのように
“Ｈ”レベルを保つている。しかしながら上述し
たように伝送終了信号によつて瞬時トランジスタ
Trがオンとなつて一瞬ストローブ信号入力端子
STを“Ｌ”レベルとするため伝送開始のトリガ
を信号処理論理回路２に与えることができるので
ある。

さてデータ出力端子O₃の出力が“Ｌ”レベル
となると、比較回路１１，１３の各排他的オア
EOR₁₃、EOR₂₃の出力は“Ｈ”レベルから“Ｌ”
レベルとなる。そして２回目の伝送が終了すると
伝送終了信号が第８図ｆのように出力するととも
に、ストローブ信号入力端子STの入力が第８図
ｈのように“Ｌ”レベルとなる。

またラツチ回路１０₃のクロツク入力も“Ｌ”
レベルとなる。このようにして電力線ｌ上に他の
送信ユニツトＴによる搬送信号FDが重畳してい
る際に入力データの変化があれば、非伝送状態が
終了すると同時に入力データに変化を伝送するこ
とができるのである。

ところで入力受付け部９の操作スイツチSW₀の
一定期間Tpの投入によつて入力受付け部９に第
９図ａのように外部入力信号が入つた場合、ホト
トランジスタPT₀は第９図ｂのように外部入力信
号の立ち上がりと共にオンして、その出力が外部
入力信号の立ち上がりと同時に立ち上がる。

従つて排他的オアEOR₁₃のゲート出力も第９図
ｃのように同時的に立ち上がる。排他的オア
EOR₁₃は信号処理論理回路２のデータ出力端子
O₃からの信号も入力するため、２入力が共に不
一致のときに“Ｈ”信号を出力するから、データ
出力端子O₃からの信号入力に応じて第９図ｃの
ような信号となる。第９図ａ，ｃは上記第５図
ｂ，ｃに対応する。ここで第９図ｃに示すように
外部入力信号の立ち上がり、立ち下がりに夫々対
応して出力するこれらのゲート出力は時定数回路
１４₃のコンデンサC₀を抵抗R₀を介して充電する
ため、第９図ｄに示すコンデンサC₀の両端電圧
が時定数回路１４₃のバツフアゲートＡのスレツ
シヨルドレベルSLを越えるまで時定数回路１４₃
からは出力は発生しない。まり時間τだけ排他的
オアEOR₁₃の出力に対して時定数回路１４₃の出
力は遅延するのである。

そして入力受付け部９の外部入力信号が立ち下
がると、ホトトランジスタPT₀の残留キヤリアの
分だけホトトランジスタPT₀の出力レベルがなだ
らかに降下することになる。従つて前記外部入力
信号が立ち下がる時点からホトトランジスタPT₀
の出力が排他的オアEOR₁₃のスレツシヨルドレベ
ルSL′以下に降下するまでの時間幅Tcだけ、排他
的オアEOR₁₃の“Ｈ”レベル出力期間が延びるこ
とになる。

つまり排他的オアEOR₁₃の出力の時間幅は入力
受付け部９の外部入力信号の時間幅Tpと時間幅
Tcとの和の時間幅となる。

また時定数回路１４₃の出力の立ち下がりはコ
ンデンサC₀の両端電圧がバツフアゲートＡのス
レツシヨルドレベルSL′に降下するまでの時間だ
け遅延することになる。つまりここで時定数回路
１４₃からは第９図ｅに示すように排他的オア
EOR₁₃のゲート出力を遅延した信号がラツチ回路
１０₃のクロツクとして出力される。ラツチ回路
１０₃はクロツクの立ち上がりで入力をラツチす
るため、ラツチ出力は第９図ｆ〔第５図ｅに対応
する〕のようになる。ラツチ回路１０₃をラツチ
させるための排他的オアEOR₁₃のゲート出力の間
隔は最初のゲート出力の立ち上がりから次のゲー
トの出力の立ち上がりまでの時間の条件、つまり
外部入力信号の期間Tpと、外部入力信号の立ち
下がり開始から排他的オアEOR₁₃のスレツシヨル
ドレベルSL′に達するまでの時間Tcとを加えた時
間を時定数回路１４₃の遅延時間τより大きくし
てある。

ところで通常スイツチSW₀〜SW₃をオン状態と
して、データ入力時にオフとする場合、つまり外
部入力信号を“Ｌ”とした場合で、第４図回路を
使用すると、次のような動作で外部入力信号がラ
ツチ回路１０₃でラツチされる。

つまり時間Tpだけ操作スイツチSW₀をオフす
ると、入力受付け部９の“Ｌ”の外部入力信号は
第１０図ａのようになる。そして外部入力信号が
立ち下がると、ホトカプラPH₀のホトトランジス
タPT₀のオフ動作は残留キヤリアによつてゆるや
かとなり、そのためホトトランジスタPTの出力
レベルが第１０図ｂのように排他的オアEOR₁₃の
ストシヨルドレベルSL′以下となるまでには時間
Tcだけかかる。その結果第１０図ｃに示すよう
に排他的オアEOR₁₃の出力の立ち上がりは外部入
力信号に対して時間Tcだけ遅延して立ち上がり
ことになる。

一方時定数回路１４₃の遅延時間は第１０図ｄ
のようにτであるからラツチ回路１０₃のクロツ
クの立ち上がりは更に時間τだけ遅れて第１０図
ｅのようになる。この時点でラツチ回路１０₀は
入力をラツチする。

さて操作スイツチSW₀がオン状態に戻ると、ホ
トトランジスタPT₀の出力は外部入力信号の立ち
上がりと同時に立ち上がるため、排他的オア
EOR₁₃の立ち上がりも同時となる。従つてこのよ
うな使用時においては第１０図ｃに示すように最
初の排他的オアEOR₁₃のゲート出力の立ち上が
り、次のゲートの立ち下がりまでの時間Tp−Tc
を遅延時間τより大きく設定してある。

つまり第４図回路の場合、第９図図示の使用例
と第１０図図示の使用例とにおける外部入力信号
の受付範囲をほぼ同じとすることができる。

尚上記説明では入力受付け部９の信号入力は操
作スイツチSW₀〜SW₃にて行つているがセンサ等
に連動するスイツチング素子のオン又はオフにて
行つても勿論よい。

又時定数回路１４としては第１１図ａのように
C₀、R₀のみで形成してもよく、また同図ｂのよ
うに抵抗R₀にダイオードDaを並列接続してもよ
い。

〔考案の効果〕

本考案は、Ｄ端子に入力する外部入力信号をク
ロツク端子に入力するクロツクの立ち上がりでラ
ツチするＤ型フリツプフロツプからなるラツチ回
路と、このラツチ回路のラツチ出力をデータ入力
端子に入力し、この入力信号に基づいた信号処理
を行うとともにデータ出力端子より、上記データ
入力端子に一致する信号を出力する信号処理論理
回路と、上記外部入力信号と上記データ出力端子
からの出力信号との排他的論理和演算を行つてゲ
ート出力を、時定数回路を介して上記ラツチ回路
のクロツク端子にクロツクとして入力させる排他
的オアとを備えたので、外部入力信号の変化点
で、排他的オアからラツチ回路にクロツクを与え
ることができ、そのため外部入力信号が“Ｈ”レ
ベルの信号であつても、“Ｌ”レベルの信号であ
つてもラツチ回路から信号処理論理回路に入力デ
ータ端子に取り込まれる信号は外部入力信号の幅
と略同じ幅の信号となり、そのため外部入力信号
が“Ｈ”レベルの信号であつても、“Ｌ”レベル
の信号であつても、同じ幅の信号であれば、信号
処理論理回路の信号入力受付時間を同一に設定す
ることができ、そのため何れの外部入力信号に対
する入力回路として同じ仕様の回路を使用するこ
とが可能となるという利点を有する。

【図面の簡単な説明】

第１図は従来例の回路図、第２図ａ〜ｃ及び第
３図ａ〜ｃは同上の動作説明用タイムチヤート、
第４図は本考案の一実施例の回路図、第５図ａ〜
ｇは同上の動作説明用のタイムチヤート、第６図
ａ〜ｂは同上の信号形式の説明図、第７図は同上
使用のシステム説明用概略構成図、第８図ａ〜ｈ
及び第９図ａ〜ｆ、第１０図ａ〜ｆは同上の動作
説明のタイムチヤート、第１１図ａ，ｂは同上に
使用する時定数回路の他例の回路図であり、２は
信号処理論理回路、９は入力受付け部、１０₀〜
１０₃はラツチ回路、１４は時定数回路、Trはト
ランジスタ、EOR₁₀〜EOR₁₃は排他的オア、i₀〜
i₃はデータ入力端子、O₀〜O₃はデータ出力端子で
ある。

Claims (1)

【実用新案登録請求の範囲】
1. Ｄ端子に入力する外部入力信号をクロツクの立
   ち上がりでラツチするＤ型フリツプフロツプから
   なるラツチ回路と、このラツチ回路のラツチ出力
   をデータ入力端子に入力し、このデータ入力端子
   の入力信号に基づいて信号処理を行うとともにデ
   ータ出力端子より、上記データ入力端子の入力信
   号に一致する信号を出力する信号処理論理回路
   と、上記外部入力信号と上記データ出力端子から
   の出力信号との排他的論理和演算を行つてゲート
   出力を、時定数回路を介して上記ラツチ回路のク
   ロツク端子にクロツクとして入力させる排他的オ
   アとを備えたことを特徴とする信号処理装置の入
   力回路。