JPH0129893Y2 - - Google Patents
Info
- Publication number
- JPH0129893Y2 JPH0129893Y2 JP5505382U JP5505382U JPH0129893Y2 JP H0129893 Y2 JPH0129893 Y2 JP H0129893Y2 JP 5505382 U JP5505382 U JP 5505382U JP 5505382 U JP5505382 U JP 5505382U JP H0129893 Y2 JPH0129893 Y2 JP H0129893Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- control
- pulse
- start pulse
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000003079 width control Methods 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
Landscapes
- Selective Calling Equipment (AREA)
Description
【考案の詳細な説明】
本考案は主制御盤と複数個の端末器とを信号線
を介して互いに接続し、各端末器に接続された負
荷を主制御盤によつて集中遠隔制御するようにし
た時分割多重伝送式遠隔制御システムにおいて、
制御データに基いてリレーを駆動することによ
り、リレーの接点に接続された負荷を制御する時
分割多重伝送式遠隔制御システムのリレー制御端
末器に関するものである。
を介して互いに接続し、各端末器に接続された負
荷を主制御盤によつて集中遠隔制御するようにし
た時分割多重伝送式遠隔制御システムにおいて、
制御データに基いてリレーを駆動することによ
り、リレーの接点に接続された負荷を制御する時
分割多重伝送式遠隔制御システムのリレー制御端
末器に関するものである。
第１図は従来の一般的な時分割多重伝送式遠隔
制御システムの構成を示すものであり、主制御盤
１と各リレー制御端末器２1，２2……を専用２線
式の信号線３により接続され、各リレー制御端末
器２1，２2……は主制御盤１から時分割多重伝送
方式により信号線を介して送られてくる信号電力
を全波整流して自己の作動用電源とするととも
に、この信号自体を読み込んで、内蔵リレーを駆
動し、そのリレー接点４を介して電源ACに接続
した負荷５を制御するものであり、負荷５の動作
状態は監視データとして電流モードの返送信号に
よつて主制御盤１へ返送されるようになつてい
る。第２図ａは主制御盤１から各端末器２1，２2
……に対して伝送される電圧モードの時分割多重
伝送信号の波形図を示しており、１個の端末器２
１，２2……当り、スタートパルスSP、所定端末
器２1，２2……を選択するための所定ビツトのア
ドレスデータAD、当該呼び出された端末器にお
ける制御内容を設定する所定ビツトの制御データ
CD、返送信号の待機期間を定めた所定ビツト分
の長パルスからなる返送待機パルスRDを順次直
列に並べた信号を１伝送ユニツトとして送出する
ようにしてあり、１伝送ユニツトの信号を各アド
レス毎に次々とサイクリツクに繰返し送出するの
である。第２図ｂは各端末器２1，２2……から電
流モードで前記返送待機パルスRDの受信期間中
に主制御盤１へ返送する返送信号RPを示してい
る。
制御システムの構成を示すものであり、主制御盤
１と各リレー制御端末器２1，２2……を専用２線
式の信号線３により接続され、各リレー制御端末
器２1，２2……は主制御盤１から時分割多重伝送
方式により信号線を介して送られてくる信号電力
を全波整流して自己の作動用電源とするととも
に、この信号自体を読み込んで、内蔵リレーを駆
動し、そのリレー接点４を介して電源ACに接続
した負荷５を制御するものであり、負荷５の動作
状態は監視データとして電流モードの返送信号に
よつて主制御盤１へ返送されるようになつてい
る。第２図ａは主制御盤１から各端末器２1，２2
……に対して伝送される電圧モードの時分割多重
伝送信号の波形図を示しており、１個の端末器２
１，２2……当り、スタートパルスSP、所定端末
器２1，２2……を選択するための所定ビツトのア
ドレスデータAD、当該呼び出された端末器にお
ける制御内容を設定する所定ビツトの制御データ
CD、返送信号の待機期間を定めた所定ビツト分
の長パルスからなる返送待機パルスRDを順次直
列に並べた信号を１伝送ユニツトとして送出する
ようにしてあり、１伝送ユニツトの信号を各アド
レス毎に次々とサイクリツクに繰返し送出するの
である。第２図ｂは各端末器２1，２2……から電
流モードで前記返送待機パルスRDの受信期間中
に主制御盤１へ返送する返送信号RPを示してい
る。
ここでリレー制御端末器２1，２2……における
内蔵リレーはラツチング型リレーで構成されてい
るが、このラツチング型リレーの駆動信号DRD
はラツチング型リレーの動作時間よりも長い時間
出力する必要があり、またその電力も伝送ライン
から供給されている。そこで従来のリレー制御端
末器２1，２2……においてはアドレスの一致判定
と、制御データCDの読み込み後において例えば
次の伝送ユニツトのスタートパルスSPの立上が
りから駆動信号DRDを出力し、基本クロツクを
所定数カウントしたら出力を停止する絶対時間に
よる駆動信号DRD出力方式＜第３図ｂ＞や、第
３図ａで示すスタートパルスSPの立上がり時か
ら、次の伝送ユニツトのスタートパルスSPの立
上がりまでの期間駆動信号DRDを出力する方式
＜第３図ｃ＞が採用されている。しかしながら前
者の場合には伝送データによつては駆動信号
DRDの立下りタイミングと、返送信号RP電流の
タイミングとが重なつて、伝送電流の変化が大き
くなり、主制御盤１で返送信号RPが検出困難な
ときが生じるという欠点があつた。
内蔵リレーはラツチング型リレーで構成されてい
るが、このラツチング型リレーの駆動信号DRD
はラツチング型リレーの動作時間よりも長い時間
出力する必要があり、またその電力も伝送ライン
から供給されている。そこで従来のリレー制御端
末器２1，２2……においてはアドレスの一致判定
と、制御データCDの読み込み後において例えば
次の伝送ユニツトのスタートパルスSPの立上が
りから駆動信号DRDを出力し、基本クロツクを
所定数カウントしたら出力を停止する絶対時間に
よる駆動信号DRD出力方式＜第３図ｂ＞や、第
３図ａで示すスタートパルスSPの立上がり時か
ら、次の伝送ユニツトのスタートパルスSPの立
上がりまでの期間駆動信号DRDを出力する方式
＜第３図ｃ＞が採用されている。しかしながら前
者の場合には伝送データによつては駆動信号
DRDの立下りタイミングと、返送信号RP電流の
タイミングとが重なつて、伝送電流の変化が大き
くなり、主制御盤１で返送信号RPが検出困難な
ときが生じるという欠点があつた。
また後者の方式では伝送フオーマツトが変わる
と駆動信号DRDの出力期間が変わつてしまうた
め伝送フオーマツトが固定化される必要があり、
種々の伝送フオーマツトの信号を混在させること
が困難である。つまりスタートパルスSPが一定
間隔以上で必要という制約を受けたフオーマツト
でしか混在できず、伝送系に対して問題があつ
た。
と駆動信号DRDの出力期間が変わつてしまうた
め伝送フオーマツトが固定化される必要があり、
種々の伝送フオーマツトの信号を混在させること
が困難である。つまりスタートパルスSPが一定
間隔以上で必要という制約を受けたフオーマツト
でしか混在できず、伝送系に対して問題があつ
た。
本考案は上述の欠点に鑑みて為されたもので、
その目的とするところはリレー制御に必要な時間
幅を有する駆動信号を、例え異なる伝送フオーマ
ツトが存在しても得ることができる時分割多重伝
送式遠隔制御システムのリレー制御端末器を提供
するにある。
その目的とするところはリレー制御に必要な時間
幅を有する駆動信号を、例え異なる伝送フオーマ
ツトが存在しても得ることができる時分割多重伝
送式遠隔制御システムのリレー制御端末器を提供
するにある。
以下実施例によつて説明する。第４図はリレー
制御端末器２の概略の回路ブロツク図を示してお
り、図において６は信号線３を介して主制御盤１
から送られてくる信号電力を全波整流するダイオ
ードブリツジであり、このダイオードブリツジ６
の出力電圧は電流回路７によつて平滑されて回路
の電流となる。８は信号検出回路であり、信号線
３上の電圧波形を波形整形処理して発振部９並び
にスタートパルス判別部１０、制御データ判別部
１１、アドレスデータ判別部１２に入力するもの
である。１３は発振部９の出力パルスをカウント
して、信号検出回路８と論理制御部１４で信号パ
ルス巾を判定するものである。上記の各判別部１
０〜１２は論理制御部１４の制御の下に、伝送信
号からスタートパルスSP１……制御データCD、
アドレスデータADを読み込むための回路部であ
つて、制御データ判別部１１の出力はラツチ出力
部１６でラツチされ、スタートパルス判別部１０
の判別出力はＴ型フリツプフロツプ１８のリセツ
ト端子に入力するようになつている。１７は論理
制御部１４の制御の下で、基本クロツクのカウン
トによつて所定時間幅の絶対時間幅制御パルスを
出力する絶対時間幅制御パルス作成部であり、こ
の出力はオアゲートORの入力端及びインバータ
INの入力端に接続されている。オアゲートORは
前記のＴ型フリツプフロツプ１８の出力と論理和
をとり、そのゲート出力をリレー駆動のための駆
動信号DRDとしてリレードライブ回路１９に入
力する。またインバータINの出力はＴ型フリツ
プフロツプ１８のクロツクとしてＴ型フリツプフ
ロツプ１８に入力する。
制御端末器２の概略の回路ブロツク図を示してお
り、図において６は信号線３を介して主制御盤１
から送られてくる信号電力を全波整流するダイオ
ードブリツジであり、このダイオードブリツジ６
の出力電圧は電流回路７によつて平滑されて回路
の電流となる。８は信号検出回路であり、信号線
３上の電圧波形を波形整形処理して発振部９並び
にスタートパルス判別部１０、制御データ判別部
１１、アドレスデータ判別部１２に入力するもの
である。１３は発振部９の出力パルスをカウント
して、信号検出回路８と論理制御部１４で信号パ
ルス巾を判定するものである。上記の各判別部１
０〜１２は論理制御部１４の制御の下に、伝送信
号からスタートパルスSP１……制御データCD、
アドレスデータADを読み込むための回路部であ
つて、制御データ判別部１１の出力はラツチ出力
部１６でラツチされ、スタートパルス判別部１０
の判別出力はＴ型フリツプフロツプ１８のリセツ
ト端子に入力するようになつている。１７は論理
制御部１４の制御の下で、基本クロツクのカウン
トによつて所定時間幅の絶対時間幅制御パルスを
出力する絶対時間幅制御パルス作成部であり、こ
の出力はオアゲートORの入力端及びインバータ
INの入力端に接続されている。オアゲートORは
前記のＴ型フリツプフロツプ１８の出力と論理和
をとり、そのゲート出力をリレー駆動のための駆
動信号DRDとしてリレードライブ回路１９に入
力する。またインバータINの出力はＴ型フリツ
プフロツプ１８のクロツクとしてＴ型フリツプフ
ロツプ１８に入力する。
しかしてアドレスデータ判別部１２には端子
AD1〜AD8を介してアドレス設定スイツチ２０の
出力が印加されており、アドレスデータ判別部１
２は信号線３上を伝送されてくる伝送信号中に含
まれているアドレスデータADを、上記アドレス
設定スイツチ２０により設定された自己のアドレ
スと比較照合して、自己の呼び出しが検出された
ときには、論理制御部１４によつて制御データ判
別部１１を動作させて、アドレスデータADに続
く制御データCDを読み込んで、ラツチ出力部１
６に制御データ出力を得るものである。この制御
データ出力は端子RD1〜RD5を介して後段のリレ
ードライブ回路１９に入力されており、このリレ
ードライブ回路１９のリレー接点４，４……によ
り負荷５を駆動しているものである。さて一方ス
タートパルス判別部１０は第５図ａで示すような
伝送信号のスタートパルスSP１……が入力する
度に第５図ｄのようにスタートパルス判別出力を
発生させている。この判別出力がＴ型フリツプフ
ロツプ１８に入力することによりＴ型フリツプフ
ロツプ１８はリセツトされるのである。さて例え
ば第５図ａに示すスタートパルスSP１に続くア
ドレスデータADが設定アドレスと一致すると制
御データCDを読み込んで上述の制御データ出力
を行うとともに、このアドレス一致によつて論理
制御部１４の仂きにより絶対時間幅制御パルス作
成部１７は第５図ｃのように絶対時間幅制御パル
スをスタートパルスSP２のアドレス一致判定後
の最初の出力のタイミングで発生し、論理制御部
１４が所定の数の基本クロツクをカウントするま
でその出力を継続させる。このときＴ型フリツプ
フロツプ１８のクロツク入力端は“Ｌ”レベルと
なるため出力は発生しない。さて論理制御部１４
が所定の数の基本クロツクをカウントすると、絶
対時間幅制御パルス作成部１３はその出力“Ｌ”
レベルとする。従つて、出力の立下がり時にＴ型
フリツプフロツプ１８のクロツクが立上がり、Ｔ
型フリツプフロツプ１８の出力が第５図ｆのよう
に“Ｈ”レベルとなる。この“Ｈ”レベル出力は
スタートパルス判別部１０の判別出力が発生して
Ｔ型フリツプフロツプ１８がリセツトされるまで
継続することになる。そしてオアゲートORは絶
対時間幅制御パルスの出力期間及びＴ型フリツプ
フロツプ１８の出力の“Ｈ”レベル期間中第５図
ｇで示すような駆動信号DRDを出力することに
なる。この駆動信号DRDはリレードライブ回路
１９に入力してラツチ出力部１６のラツチ内容に
基いてリレードライブ回路１９のラツチング型の
リレーを一斉に動作させる。
AD1〜AD8を介してアドレス設定スイツチ２０の
出力が印加されており、アドレスデータ判別部１
２は信号線３上を伝送されてくる伝送信号中に含
まれているアドレスデータADを、上記アドレス
設定スイツチ２０により設定された自己のアドレ
スと比較照合して、自己の呼び出しが検出された
ときには、論理制御部１４によつて制御データ判
別部１１を動作させて、アドレスデータADに続
く制御データCDを読み込んで、ラツチ出力部１
６に制御データ出力を得るものである。この制御
データ出力は端子RD1〜RD5を介して後段のリレ
ードライブ回路１９に入力されており、このリレ
ードライブ回路１９のリレー接点４，４……によ
り負荷５を駆動しているものである。さて一方ス
タートパルス判別部１０は第５図ａで示すような
伝送信号のスタートパルスSP１……が入力する
度に第５図ｄのようにスタートパルス判別出力を
発生させている。この判別出力がＴ型フリツプフ
ロツプ１８に入力することによりＴ型フリツプフ
ロツプ１８はリセツトされるのである。さて例え
ば第５図ａに示すスタートパルスSP１に続くア
ドレスデータADが設定アドレスと一致すると制
御データCDを読み込んで上述の制御データ出力
を行うとともに、このアドレス一致によつて論理
制御部１４の仂きにより絶対時間幅制御パルス作
成部１７は第５図ｃのように絶対時間幅制御パル
スをスタートパルスSP２のアドレス一致判定後
の最初の出力のタイミングで発生し、論理制御部
１４が所定の数の基本クロツクをカウントするま
でその出力を継続させる。このときＴ型フリツプ
フロツプ１８のクロツク入力端は“Ｌ”レベルと
なるため出力は発生しない。さて論理制御部１４
が所定の数の基本クロツクをカウントすると、絶
対時間幅制御パルス作成部１３はその出力“Ｌ”
レベルとする。従つて、出力の立下がり時にＴ型
フリツプフロツプ１８のクロツクが立上がり、Ｔ
型フリツプフロツプ１８の出力が第５図ｆのよう
に“Ｈ”レベルとなる。この“Ｈ”レベル出力は
スタートパルス判別部１０の判別出力が発生して
Ｔ型フリツプフロツプ１８がリセツトされるまで
継続することになる。そしてオアゲートORは絶
対時間幅制御パルスの出力期間及びＴ型フリツプ
フロツプ１８の出力の“Ｈ”レベル期間中第５図
ｇで示すような駆動信号DRDを出力することに
なる。この駆動信号DRDはリレードライブ回路
１９に入力してラツチ出力部１６のラツチ内容に
基いてリレードライブ回路１９のラツチング型の
リレーを一斉に動作させる。
かくして上述の方法によれば伝送信号の内異な
るフオーマツトの伝送信号ｘが第５図ａのように
存在していても必らず絶対時間幅制御パルスによ
つて規定される期間と、次のスタートパルス（図
示例ではSP４）が入力するまでの期間との合計
期間中駆動信号DRDを出力させるから、従来の
絶対時間方式の駆動信号DRDのように立下がり
時と、第５図ｂに示す返送信号RPのタイミング
とが一致したり、或いはスタートパルスによる駆
動信号DRD発生方式のようにフオーマツトの異
なることによつてスタートパルスが短い期間で発
生（図示例ではSP２とSP３）する場合第５図ｅ
の如く短時間の駆動信号DRDが発生しリレーを
駆動できないという問題の恐れがないのである。
るフオーマツトの伝送信号ｘが第５図ａのように
存在していても必らず絶対時間幅制御パルスによ
つて規定される期間と、次のスタートパルス（図
示例ではSP４）が入力するまでの期間との合計
期間中駆動信号DRDを出力させるから、従来の
絶対時間方式の駆動信号DRDのように立下がり
時と、第５図ｂに示す返送信号RPのタイミング
とが一致したり、或いはスタートパルスによる駆
動信号DRD発生方式のようにフオーマツトの異
なることによつてスタートパルスが短い期間で発
生（図示例ではSP２とSP３）する場合第５図ｅ
の如く短時間の駆動信号DRDが発生しリレーを
駆動できないという問題の恐れがないのである。
尚監視入力返信部１９は、監視信号入力端子
IN1〜IN5に監視信号を入力して、直列パルス信
号に変換し、その変換した信号を返送ドライブ回
路２１に入力させるものである。返送ドライブ回
路２１は論理制御部１４の制御の下で、主制御盤
１からの返送待機パルスRDの送出期間中に信号
線３を適宜インピーダンスを介して短絡すること
により、電流モードの形で返送信号RPを主制御
盤１の側に返送するようになつている。
IN1〜IN5に監視信号を入力して、直列パルス信
号に変換し、その変換した信号を返送ドライブ回
路２１に入力させるものである。返送ドライブ回
路２１は論理制御部１４の制御の下で、主制御盤
１からの返送待機パルスRDの送出期間中に信号
線３を適宜インピーダンスを介して短絡すること
により、電流モードの形で返送信号RPを主制御
盤１の側に返送するようになつている。
本考案は呼び出された際に予め定めた期間中絶
対時間幅制御パルスを発生させる絶対時間幅制御
パルス作成部と、スタートパルスの入力の度に一
定幅のスタートパルス判別出力を発生するスター
トパルス判別部と、前記絶対時間幅制御パルスの
発生タイミングで出力をセツトし前記スタートパ
ルス判別出力の発生タイミングで出力をリセツト
する出力手段と、該出力手段の出力と前記絶対時
間幅制御パルスとの論理和をとるオアゲートとを
リレー制御端末器に備え、該オアゲートの出力を
負荷制御用ラツチング型のリレーの駆動信号とし
てあるので、駆動信号の立下がりタイミングをス
タートパルスに合せるので、返送信号のタイミン
グと一致せずそのため返送電流に変化を与えずに
済んで返送信号検出が容易となり、更に絶対時間
幅制御パルスの発生中においてはスタートパルス
が入力、即ちフオーマツトの異なる伝送信号があ
つても無視できるから、伝送信号のフオーマツト
に左右されず充分な時間幅を持つ駆動信号を得る
ことができるという利点を有する。
対時間幅制御パルスを発生させる絶対時間幅制御
パルス作成部と、スタートパルスの入力の度に一
定幅のスタートパルス判別出力を発生するスター
トパルス判別部と、前記絶対時間幅制御パルスの
発生タイミングで出力をセツトし前記スタートパ
ルス判別出力の発生タイミングで出力をリセツト
する出力手段と、該出力手段の出力と前記絶対時
間幅制御パルスとの論理和をとるオアゲートとを
リレー制御端末器に備え、該オアゲートの出力を
負荷制御用ラツチング型のリレーの駆動信号とし
てあるので、駆動信号の立下がりタイミングをス
タートパルスに合せるので、返送信号のタイミン
グと一致せずそのため返送電流に変化を与えずに
済んで返送信号検出が容易となり、更に絶対時間
幅制御パルスの発生中においてはスタートパルス
が入力、即ちフオーマツトの異なる伝送信号があ
つても無視できるから、伝送信号のフオーマツト
に左右されず充分な時間幅を持つ駆動信号を得る
ことができるという利点を有する。
第１図は時分割多重伝送式遠隔制御システムの
概略構成図、第２図ａ，ｂは同上使用の伝送信号
のフオーマツトを示す波形図、第３図ａ，ｂ，ｃ
は同上の駆動信号と伝送信号との関係説明用の波
形図、第４図は本考案の一実施例のブロツク構成
図、第５図ａ〜ｇは同上の動作説明用の各部の波
形図であり、１は主制御盤、２はリレー制御端末
器、３は信号線、１０はスタートパルス判別部、
１１は制御データ判別部、１２はアドレスデータ
判別部、１７は絶対時間幅制御パルス作成部、１
８はＴ型フリツプフロツプ、ORはオアゲート、
SPはスタートパルス、ADはアドレスデータ、
RDは返送待機パルス、RPは返送信号、DRDは
駆動信号である。
概略構成図、第２図ａ，ｂは同上使用の伝送信号
のフオーマツトを示す波形図、第３図ａ，ｂ，ｃ
は同上の駆動信号と伝送信号との関係説明用の波
形図、第４図は本考案の一実施例のブロツク構成
図、第５図ａ〜ｇは同上の動作説明用の各部の波
形図であり、１は主制御盤、２はリレー制御端末
器、３は信号線、１０はスタートパルス判別部、
１１は制御データ判別部、１２はアドレスデータ
判別部、１７は絶対時間幅制御パルス作成部、１
８はＴ型フリツプフロツプ、ORはオアゲート、
SPはスタートパルス、ADはアドレスデータ、
RDは返送待機パルス、RPは返送信号、DRDは
駆動信号である。
Claims (1)
- 主制御盤と複数個のリレー制御端末器などの端
末器とを２線式の信号線を介して互いに接続し、
主制御盤から各端末器に対してスタートパルスと
アドレスデータと制御データと長パルスの返送待
機パルスとを各アドレス毎にサイクリツクに伝送
し、各端末器には信号線上のアドレスデータを自
己のアドレスと照合するアドレスデータ判別部
と、アドレスデータの一致時に制御データに応じ
た制御出力を生じる制御データ判別部とを設ける
とともに監視データを前記返送待機パルスの期間
中に電流モードの返送信号として主制御盤へ返送
する返送手段とを設けて成る時分割多重伝送式遠
隔制御システムにおいて、呼び出された際に該呼
び出し後の最初に受信されるスタートパルスの立
ち上がりで予め定めた期間中絶対時間幅制御パル
スを発生させる絶対時間幅制御パルス作成部と、
スタートパルスの入力の度に一定幅のスタートパ
ルス判別出力を発生するスタートパルス判別部
と、前記絶対時間幅制御パルスの発生タイミング
で出力をセツトし該セツト後の最初の前記スター
トパルス判別出力の発生タイミングで出力をリセ
ツトする出力手段と、該出力手段の出力と前記絶
対時間幅制御パルスとの論理和をとるオアゲート
とをリレー制御端末器に備え、該オアゲートの出
力を負荷制御用ラツチング型のリレーの駆動信号
として成ることを特徴とする時分割多重伝送式遠
隔制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5505382U JPS58158582U (ja) | 1982-04-15 | 1982-04-15 | 時分割多重伝送式遠隔制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5505382U JPS58158582U (ja) | 1982-04-15 | 1982-04-15 | 時分割多重伝送式遠隔制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158582U JPS58158582U (ja) | 1983-10-22 |
| JPH0129893Y2 true JPH0129893Y2 (ja) | 1989-09-12 |
Family
ID=30065655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5505382U Granted JPS58158582U (ja) | 1982-04-15 | 1982-04-15 | 時分割多重伝送式遠隔制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158582U (ja) |
-
1982
- 1982-04-15 JP JP5505382U patent/JPS58158582U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158582U (ja) | 1983-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920532A (en) | Electrical device command system, single wire bus and smart single controller arrangement therefor | |
| US4908822A (en) | Electrical devices command system, single wire bus and smart dual controller arrangement therefor | |
| JPH0129893Y2 (ja) | ||
| JPH08265308A (ja) | 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ | |
| US4583091A (en) | Serial signal transmission system | |
| US4071889A (en) | Central processing apparatus for generating and receiving time division multiplex signals | |
| JPS5825654Y2 (ja) | 時分割遠方制御装置 | |
| JPS5914099A (ja) | 遠隔監視制御装置 | |
| JPH0342761Y2 (ja) | ||
| JPS6028465B2 (ja) | 多局インタ−フオンの選局回路 | |
| JPS6322679B2 (ja) | ||
| JPS5829287A (ja) | 遠隔制御監視装置 | |
| JPS6219062Y2 (ja) | ||
| JPS6394394A (ja) | マスタ−スレ−ブ方式の自動販売機の制御装置 | |
| JPH0352280B2 (ja) | ||
| JPS6256695B2 (ja) | ||
| JPH019983Y2 (ja) | ||
| JPH0322740B2 (ja) | ||
| JPS6019397Y2 (ja) | 信号中継器 | |
| JPH0434460Y2 (ja) | ||
| JPS6318907B2 (ja) | ||
| JPH02189612A (ja) | 出力インタフェース装置 | |
| JPS6256692B2 (ja) | ||
| JPS5866539A (ja) | 信号線短絡保護装置を有する遠隔制御システム | |
| JPH03285429A (ja) | 信号伝送システム |