JPH0527898B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明はコンピユータ・システム、特に入出力
機器をコンピユータ・システムの演算処理装置に
相互接続するための装置に関するものである。本
発明はさらに、複数の演算処理装置を相互接続す
ること、およびエミユレートされた入出力アダプ
タを使用して、コンピユータの演算処理装置の入
出力チヤネルへのアクセスならびにこの用途を経
済的に拡張することを目的とするものである。

Ｂ 従来の技術 公知のコンピユータ・アーキテクチヤは内部メ
モリ装置およびその他の論理装置に接続された１
台または数台のコンピユータ演算処理装置を利用
するものであり、情報、コマンドおよび制御を演
算処理装置外部の装置へ転送するための１本また
はそれ以上の入出力チヤネルを有している。公知
のアーキテクチヤの典型的な例は、高速メモリお
よび入出力チヤネルを有するコンピユータ演算処
理装置であり、前記入出力チヤネルは外部のメモ
リ・ソース、印刷装置、通信回線およびその他の
装置に対する各種のハードウエア・アダプタに接
続されており、これらの外部装置は全体的なシス
テムの操作には重要なものであるが、演算処理装
置から遠隔な場所に配置されているものである。
入出力チヤネルによる通信は、信号伝送の所定の
形式にしたがつて行われるものであり、この場合
コンピユータ演算処理装置はチヤネルに接続され
ている装置の内任意のものを選択的にアドレス
し、活動化する。装置は所定のアドレス情報に応
答し、かつ特定のシステムのために選定された所
定の形式にしたがつて、演算処理装置と信号を交
換する。

Ｃ 発明が解決しようとする問題点 演算処理装置の入出力チヤネルおよび演算処理
装置自体における各種の装置の物理的および電気
的な相違のため、通常、装置とチヤネル間にアダ
プタを配置する必要がある。このようなアダプタ
の例としては、デイスク制御装置（コントロー
ラ）がありこれは一方では演算処理装置の入出力
チヤネル上の電気信号とインタフエースし、他方
ではデイスクに必要な磁気媒体の電気回路とイン
タフエースするために、特に設計されたパツケー
ジである。アダプタの他の例としては、通信アダ
プタないしモデムがあり、これは入出力チヤネル
から演算処理装置の信号を受入れ、これらの信号
を電話回線による伝送に適した電気信号に変換す
るものである。

複雑化したコンピユータ・システムにおいては
特に、各種の入出力装置を処理するのに必要な入
出力アダプタは構成が比較的複雑で、費用のかさ
むものであるが、これはこれらの設計に論理回路
の形で、所定の最低レベルの知能を組み込み、こ
れらを活動させた場合に、演算処理装置に通常の
ローデイング効果だけをかけるようにする必要が
あるからである。これとは対照的に、入出力装置
をより小型のコンピユータ、たとえば「パーソナ
ル・コンピユータ」といわれるコンピユータに、
複雑度が大幅に低いアダプタによつて接続するこ
ともできるが、この場合、パーソナル・コンピユ
ータに必要となるローデイング上の負担は比較的
費用のかからないものとなる。

したがつて、複雑なコンピユータに対する入出
力チヤネル制御リンクとの、パーソナル・コンピ
ユータなどの小型システムの相互接続を可能と
し、これによつて他の入出力装置に対する以降の
制御および接続を行うための要素として、パーソ
ナル・コンピユータを利用する可能性を提供す
る、単純な設計で、低コストのアダプタを提供す
ることが望ましい。

Ｄ 問題点を解決するための手段 本発明は「仮想チヤネル」といわれるアダプタ
を包含するものであり、これはコンピユータ演算
処理装置の入出力チヤネルに接続され、パーソナ
ル・コンピユータの協働相互接続を介して、複数
台の入出力装置の内任意のものをエミユレートす
るが、装置の各々に対して特に設計された特別な
ハードウエア・アダプタを必要としないものであ
る。エミユレータは「仮想チヤネル」と定義され
た論理ネツトワークを包含しており、このネツト
ワークは従来のように演算処理装置の入出力装置
に接続され、１台または複数台の入出力装置を選
択的に制御し、ホスト演算処理装置とインタフエ
ースして、これらの入出力装置の制御を管理する
ためのパーソナル・コンピユータを作動させる。
仮想チヤネルはホスト演算処理装置に対して透過
性のものであつて、従来のように公知のハードウ
エアと対話するようにプログラムできるものであ
るが、エミユレータは公知のアダプタに対して伝
送される演算処理装置のコマンドおよび信号を中
断し、補助コンピユータ（パーソナル・コンピユ
ータ）とのデータの交換を選択的に迂回させ、こ
のパーソナル・コンピユータはそれ自体を複数台
の入出力装置に接続する。システムのホスト演算
処理装置をプログラムして、従来のハードウエ
ア・アダプタと対話するようにすることもできる
が、実際にはこれは、仮想チヤネルによつて与え
られるエミユレートされた機能を介してパーソナ
ル・コンピユータが制御する他の入出力装置と対
話することができるものである。

本発明の主たる目的は、中央演算処理装置チヤ
ネルとの接続のための仮想チヤネル・エミユレー
タを提供し、これによつて中央演算処理装置と複
数台の入出力装置との間の通信機能を拡張するこ
とである。

本発明の他の目的は、コンピユータの中央演算
処理装置内での大幅なソフトウエアの修正を必要
とせずに、コンピユータの中央演算処理装置との
融通性のある相互接続を行うためのエミユレータ
を提供することである。

本発明のさらに他の目的は、コンピユータの中
央演算処理装置と小型の遠隔コンピユータとの間
での相互接続および共用操作を可能とする、仮想
チヤネル・エミユレータを提供することである。

本発明の他の目的は、予め様式化された中央演
算処理装置の制御プログラムなしで作動させら
れ、この場合にエミユレーシヨンがパーソナル・
コンピユータの援助の下で行われる装置エミユレ
ータを提供することである。

Ｅ 実施例 第２図に、コンピユータ・システムのための公
知のアーキテクチヤの形態のひとつを示す。図示
のアーキテクチヤ形態において、コンピユータ処
理装置１０はシステムのソフトウエア・アーキテ
クチヤを例示するため、図式化されている。コン
ピユータ処理装置１０は主記憶処理装置（MSP）
１２を利用しており、MSPは主として、ユーザ
の適用業務プログラムおよびシステムの各種の記
憶管理機能を実行している。MSP１２には２つ
の一次インタフエース、すなわちメイン・メモリ
１６および制御記憶処理装置（CSP）１４を有し
ている。典型的なメイン・メモリ１６は高速な内
部メモリ装置であり、これを利用して、ユーザの
適用業務に必要な命令コードやデータを保持し、
またソフトウエアのオペレーテイング・システム
の必要度に関連した情報を保持する。

制御記憶処理装置（CSP）１４を利用して、シ
ステムの入出力チヤネルに接続されたすべての装
置を含めた操作環境と、適用業務プログラムとの
対話を制御する。典型的なCSP１４はCSPメモリ
１８という使用記憶領域を組み込んでおり、全体
的なシステムと入出力装置との間でのデータの転
送を実行し、制御するためのマイクロ・コードを
保持している。

中央演算処理装置１０と外部装置との間で交換
されるデータやコマンド情報のすべては、チヤネ
ル２０を介して転送される。中央演算装置１０と
通信を行うために接続されている機器は、適切に
設計されたアダプタによつてチヤネルに接続され
ている。たとえば、印刷装置をデータ・バス２２
を介して印刷装置アダプタ２４に接続することが
できる。印刷装置アダプタ２４は他のデータ・バ
ス２３を介してチヤネル２０に接続される。印刷
装置アダプタ２４はチヤネル２０を通して伝送さ
れるコマンドおよびデータ信号を受信するもので
あり、かつこのような信号の特定の組合せを印刷
操作を示すものと認識するようになされており、
さらにチヤネル２０を通して伝送される情報の一
部を、印刷装置が印刷すべき情報を示すものと解
釈するようになされている。同様に、通信アダプ
タ２６がチヤネル２０に接続されており、特にチ
ヤネル２０からの信号を、電話その他の通信回線
を通して伝送を行うのに適した電気的な様式に変
換するようになされている。通信アダプタ２６は
一般にモデムと呼ばれる装置であつてもかまわな
い。同じように、フアイル・アダプタ２８をチヤ
ネル２０に接続し、演算処理装置１０と１台また
は複数台の磁気デイスクその他の磁気媒体記憶装
置との間で情報を交換することもできる。同様
に、ワークステーシヨン・アダプタ３０をチヤネ
ル２０に接続し、演算処理装置１０と１台または
複数台のワークステーシヨンとの間で情報を交換
することもできる。この場合、ワークステーシヨ
ンは操作員が使用する鍵盤および表示画面端末装
置と定義される。場合によつては、ワークステー
シヨン・アダプタ３０が複数台の独立したワーク
ステーシヨンに接続されており、特定のワークス
テーシヨンに関連した情報の順序を蓄積してか
ら、この情報をチヤネル２０を介して中央演算処
理装置１０へ通信するという付加的な機能を明確
にするため、バツフア付きワークステーシヨン・
アダプタとして識別される。アダプタ３０に関連
する機能を果たすよう一般に設計された型式のバ
ツフア付きアダプタの例が、「システム・チヤネ
ルと入出力バスの間に多重バツフア・アダプタを
有するデータ処理装置（Data Processor having
Multiple−Buffer Adapter Between ａ
System Channel and an Input−Output Bus）」
なる名称の、1983年５月13日付け出願の米国特許
出願第494250号に記載されている。

第１図は、本発明に関連して変更された第２図
の従来のコンピユータ・システム・アーキテクチ
ヤを示したものである。中央演算処理装置１０が
チヤネル２０に接続されており、またメイン・メ
モリ１６が従来のように接続されている。しかし
ながら、メイン・メモリ１６を中央演算処理装置
１０に相互に接続するメモリ・バス１５に加え
て、二次メモリ・バス１７も示されている。二次
メモリ・バス１７はパーソナル・コンピユータ
（以下、PCという）３２に接続され、このPC３
２のためにメイン・メモリアクセスを提供する。
さらに、PC３２はPCチヤネル３４に接続されて
おり、PCチヤネル自体は複数台の入出力装置を
PC３２にアクセスさせる。PCチヤネル３４に接
続される入出力装置には、遠隔通信機構のための
モデム３６、操作員が使用するためのCRT表示
装置３８および鍵盤機構４０、PC３２に記憶容
量を付加する拡張メモリ４２、ならびに出力印刷
装置との接続を行うための印刷装置アダプタ４４
がある。本発明に関連したPCの操作については、
後述する。

複数の従来のアダプタが前述のように、チヤネ
ル２０に接続されている。この他に、仮想チヤネ
ル５０がチヤネル２０に接続され、本発明の一部
を構成している。割込み信号ライン５１が仮想チ
ヤネル５０とPC３２間に接続されている。信号
戻りライン４９がPC３２と仮想チヤネル５０間
に接続されている。他の制御信号ライン５２が仮
想チヤネル５０とバツフア付きワークステーシヨ
ン・アダプタ３０の間に接続されている。仮想チ
ヤネル５０はコマンドおよびアドレス・データの
形の情報を、チヤネル・バス４８を介してチヤネ
ル２０から受信する。

第３図は仮想チヤネル５０の他の機能ブロツク
図を示すものである。４つの主機能部分があり、
これらが仮想チヤネル５０を構成している。アド
レス／コマンド復号部５４がチヤネル・バス４８
を介して、チヤネル２０に接続されている。この
復号部はチヤネル２０に信号が発生した場合に、
この信号を監視し、チヤネル２０の信号が仮想チ
ヤネル５０に入出力装置をエミユレートさせるコ
マンドか否かを判定する論理復号回路を含んでい
る。コマンド復号論理回路が、チヤネル２０のコ
マンドがエミユレーシヨンを行わせることを決定
した場合には、この回路は、コマンドに応答して
ハンドシエーク論理部５６に対して信号を発生
し、発せられ、かつ認識されたコマンドに別の応
答を行なわせるため割込み制御論理部５８に対し
て信号をライン５５に発生する。ハンドシエーク
論理部５６はチヤネル・バス４８およびチヤネル
２０を介して「サービス・イン」信号を発生する
ことによつて、CPS１４の制御論理と対話を行
う。これは公知のように、CSP１４によつて受信
され、その装置が選択されたこと、およびその装
置に進行準備ができたと、その装置が確認したこ
とをCSP１４に指示する。CSP１４はそのコマン
ド信号を確認した「装置」が仮想チヤネル５０で
あることを決定できない。

割込み制御論理部５８はPC３２またはCSP１
４のいずれかに対して割込みを行うことができ、
またCSP１４に対して２つの異なつた割込み優先
順位を発生することができる。最高割込み優先順
位を使用して、CSP１４の割込みプログラムを実
行することによつて、CSP１４にPC３２との間
で情報を授受するようにコードを実行させ、これ
によつてPC３２が所望の装置をエミユレートす
ることが可能となる。低い割込み優先順位によつ
て、CSP１４そのものに割り込むことが可能とな
る。BWSA使用許可論理部６０がライン５２に
信号を発生し、チヤネル２０の「ストローブ」信
号をバツフア付きワークステーシヨン（以下、
BWSAという）３０に対してゲートする。チヤ
ネル２０の「ストローブ」信号は装置がチヤネル
２０のコマンドに応答するか、無視するかを制御
する。「ストローブ」ラインを選択的にゲートす
ることにより、仮想チヤネル５０はコマンドを、
BWSA３０に送ることができるし、また「スト
ローブ」信号が存在しなければ、エミユレートさ
れたアダプタを作動させることができる。仮想チ
ヤネル５０以外の第３図に示したアーキテクチヤ
上の構成部品はすべて、通常の設計のものであ
る。チヤネル２０で利用されている情報転送の概
要は、内容およびタイミングに関して所定の様式
にしたがうものである。この情報の内容およびタ
イミングはCSP１４によつて制御され、チヤネル
２０に接続されているすべての装置との通信を行
う場合に使用される。各情報転送サイクルは３ス
テツプのタイミングシーケンスを伴い、これらは
次のように要約されるものである。

(1) 出力コマンドおよび「コマンド・アウト」信
号を発し、その後「ストローブ」信号を発す
る。

(2) アドレスを発し、その後「ストローブ」信号
を発する。

(3) データ・ワードを発し、その後「ストロー
ブ」信号を発する。

チヤネル２０の受信装置は出力コマンドおよび
「コマンド・アウト」信号を受入れ、「サービス・
イン」信号をCSP１４に対して発して、情報の転
送が進行中であることを指示する。情報転送サイ
クルの終了時に、CSP１４は「サービス・アウ
ト」信号を発し、この信号は受信装置に「サービ
ス・アウト」信号をドロツプさせ、これによつて
情報転送シーケンスを終了させる。

第１図および第３図に示した装置の動作は、
CSP１４には通常のものとみなされるが、特別な
エミユレーシヨン機能を発生できるものである。
典型的な場合、CSP１４はチヤネル２０を介して
BWSA３０にコマンドを発し、信号の伝送のた
めのアダプタの作動を要求する。アドレス／コマ
ンド復号論理部５４はこのコマンドを、BWSA
３０の入出力コマンドと認識し、このコマンドに
応答するようにハンドシエーク論理部５６に信号
を出す一方、同時に、BWSA３０がこのコマン
ドに応答するのを阻止する。さらに、アドレス／
コマンド復号論理部５４はライン５５に信号を発
生して、割込み制御論理部５８にCSP１４へ戻る
割込みをライン４５上に発生させる。ライン４５
の割込みによつて、CSP１４はこの割込みに関連
したCSPの割込みソフトウエアを実行する。CSP
１４の割込みソフトウエアは、BWSA３０は作
動されるべきか、あるいはエミユレータされた装
置が作動されるべきかどうかを決定する。
BWSA３０が作動されるべき場合、CSP１４は
BWSA選択コマンドを再発し、仮想チヤネル５
０のBWSA使用許可部６０はライン５２に信号
を発し、BWSAがコマンドを受信することを可
能とする。その後の情報転送はCSP１４とそのメ
モリとの間で、あるいはBWSA３０またはその
データ・バスに接続されたワークステーシヨンの
任意のもののいずれかで行われる。

CSP１４の割込みソフトウエアがエミユレータ
された装置が選択されるべきであることを決定す
る場合、これによつてCSP１４が特定アドレス情
報を有する新しいコマンドを発し、仮想チヤネル
５０はその割込み制御部５８により、ライン５１
に発生させられた信号を介して、PC３２に割込
みを行なわせる。CSP１４の割込みソフトウエア
は必要なエミユレーシヨン・コードおよびその他
の関連したデータを、メイン・メモリ１６の所定
の位置に予め転送しており、この位置はPC３２
によつてアクセス可能であり、PC３２はエミユ
レーシヨン・コードの実行を進める。一旦、PC
３２が割込まれると、CSP１４のソフトウエア・
コードは終了し、制御をCSP１４の他のソフトウ
エア・タスクに戻す。エミユレーシヨンの完了時
に、補助演算処理装置はIL１をCSP１４に対し
て上げる。CSP１４の割込みソフトウエアは共用
メイン・メモリ１６で交換されたデータからのコ
マンドの適切な事後処理を行う。これはCSP１４
の割込水準の変更を包含していてもかまわない。
制御は次いで、連続実行のために、CSP１４に戻
される。PC３２がエミユレーシヨン・コードの
実行を完了すると、このPC３２は戻り信号をラ
イン４９に発生し、ライン５１上の割込みを解除
する。PC３２はメイン・メモリ１６における接
続によつて、CSP１４にエミユレーシヨンが完了
したとの信号を出し、CSP１４は起点からソフト
ウエア・コマンドの実行を再開する。

第４図は仮想チヤネル５０のより詳細なブロツ
ク図を示すものである。仮想チヤネル５０の論理
部とCSP１４間の通信の全ては、チヤネル・バス
４８を介して行われる。このチヤネル・バス４８
で受信された情報は、前述したように、コマン
ド、制御シーケンスおよびデータを含んでいる。
アドレス／コマンド復号部５４はアドレス情報ま
たはコマンド情報のいずれかを復号することがで
きる。アドレス情報はアドレス復号論理６２で復
号され、コマンド情報はコマンド復号論理６３で
復号される。

ハンドシエーク論理部５６はさらに、チヤネ
ル・バス４８に接続されている開始コマンド検出
論理部６５を備えている。この開始コマンド検出
論理部６５はCSP１４で発生する「コマンド・ア
ウト」信号を受信するように接続されているが、
この信号はCSP１４からの出力コマンドを復号で
きることを示している。「コマンド・アウト」信
号の検出結果として、論理部６５はアドレス復号
部６２に対し信号を、ライン６６に発生する。ア
ドレス復号論理部６２は次いで、応答論理部６８
に対し信号ライン６７に発生する。応答論理部６
８はチヤネル・バス４８に「サービス・イン」戻
り信号を発生するが、この信号は最終的にはCPS
１４に受信され、CSP１４にコマンド信号が受信
されたことを通知する。終了コマンド検出論理部
７０は「サービス・アウト」信号を受信するが、
この信号はCSP１４で発生し、チヤネル・バス４
８を介して伝送され、コマンドシーケンスの終了
を示すものである。結果として、終了コマンド検
出論理部７０は応答論理部６８に対し信号をライ
ン７１に発生するが、この信号は次いでCSP１４
に「サービス・イン」戻り信号を落として、「サ
ービス・アウト」信号を受信したことをCSP１４
に通知する。

割込み制御論理部５８はさらに、データ・ラツ
チ論理部７２を備えており、この論理部はチヤネ
ル・バス４８に接続されており、チヤネル・バス
４８を通して伝送されるデータを受信し、保持す
る。データ・ラツチ論理部７２もライン７３を介
してアドレス復号論理部６２から入力を受信する
が、この信号はデータの受信を示すものである。
データ・ラツチ論理部７２は５本の出力ラインを
有しており、これらのそれぞれを使用して、エミ
ユレーシヨン・ルーチン中次の動作を制御するた
めの割込みフリツプ・フロツプの状態を制御す
る。ライン７４の信号はFF１で示されるフリツ
プ・フロツプ８０をリセツトする。ライン７５の
信号はFF２で示されるフリツプ・フロツプ８２
をセツトする。ライン７６の信号はフリツプ・フ
ロツプ８２をリセツトする。ライン７７の信号は
FF３で示されるフリツプ・フロツプ８４をセツ
トする。フリツプ・フロツプ８０および８５の出
力の論理和がORゲート８６でとられ、信号をラ
イン４５を介してCSP１４にもたらすが、この信
号は割込みコマンドである。詳細にいえば、ライ
ン４５の信号はCSP１４に対するIL１で図示す
る割込み優先レベル１を指示する。ライン６９も
コマンド復号論理部６３に、この状態を指示す
る。フリツプ・フロツプ８０はライン６４の信号
によつてセツトされるが、この信号は作動させる
BWSA３０を選択するアドレスを復号した結果
として、アドレス復号論理部６２によつて発生さ
れる。フリツプ・フロツプ８２をセツトして、
CSP１４に対する他の割込み状態を示すが、この
状態はIL３で示されているものであり、高優先
順位レベルの割込みである。フリツプ・フロツプ
８２はデータ・ラツチ論理部７２に保持されてい
る情報のみによつて制御される。フリツプ・フロ
ツプ８４はライン７７に信号を受信することによ
つてセツトされ、PC３２に対して割込み状態を
示す。この割込み信号はライン５１を介してPC
３２に伝統される。PC３２からの戻り信号は、
ライン４９ａを介してフリツプ・フロツプ８４に
よつて受信され、戻り信号はフリツプ・フロツプ
８４をリセツトさせる。フリツプ・フロツプ８５
はエミユレーシヨンの完了時に、ライン４９ｂ上
のPC３２からの入出力アドレスによつてセツト
される。フリツプ・フロツプ８５はCSP１４によ
るエミユレーシヨンの事後処理の終了時に、デー
タ・ラツチ論理部７２からのライン７８によつて
リセツトされる。

BWSA使用許可論理部６０はライン５２に使
用許可信号を発生し、BWSA３０の作動を可能
とする。この信号はその入力を、ライン５３上で
コマンド復号論理部６３から受信する。

仮想チヤネル５０はチヤネル・バス４８を介し
てチヤネル２０へ接続され、チヤネル２０上で伝
送されるすべての信号を監視する。仮想チヤネル
５０はチヤネル２０の２種類の一般的な型式の信
号、すなわち通常の動作モード状態でBWSA３
０を作動させることを目的としたチヤネル２０の
信号と、エミユレートされた装置を作動させるよ
うに解釈されたチヤネル２０の信号とに応答す
る。CSP１４がチヤネル・コマンドを発生して、
BWSA３０を付勢させると、このコマンドは仮
想チヤネル５０によつて遮断され、仮想チヤネル
５０からのサービスおよび応答を必要とするコマ
ンドのひとつと認識される。特に、アドレス復号
論理部６２はライン６７に信号を発生し、応答論
理部６８にCSP１４へ戻る信号を開始させ、コマ
ンドが受信されたことを指示する。次に、アドレ
ス復号論理ネツトワーク６２はライン６４上に、
フリツプ・フロツプ８０に対する信号を発生する
が、この信号はIL１の割込みをライン４５を介
してCSP１４に伝送する。この割込みはCSP１４
を強制的に割込みソフトウエア・ルーチンにし、
このソフトウエア・ルーチンは当初のコマンドが
BWSA３０を作動するコマンドであることを決
定し、BWSA活性化コマンドを再発する。この
新しいコマンドは再度チヤネル・バス４８で受信
され、コマンド復号論理部によつて復号され、そ
の結果、ライン５３を介してBWSA使用許可論
理部６０に信号を生じる。このBWSA使用許可
論理部６０はライン５２上に信号を発生するが、
この信号はBWSA３０に渡され、このアダプタ
を通常の動作モードで作動されることが可能であ
る。BWSA３０はフリツプ・フロツプ８０がセ
ツト状態にある限り、チヤネル２４のチヤネル・
コマンドを受け入れたままとなる。コマンドがチ
ヤネル２０上に発せられ、エミユレートされた装
置の作動の要求に応じて、仮想チヤネル５０によ
つて認識されるまで、フリツプ・フロツプ８０は
このセツト状態のままになつている。

仮想チヤネル５０がエミユレートされた装置の
付勢信号として認識した信号がチヤネル２０上に
発生された場合、仮想チヤネル５０とCSP１４と
の間の認識信号の最初の交換は、前述と同様であ
る。しかしながら、エミユレートされた装置の選
定の仮想チヤネル５０による認識によつて、デー
タ・ラツチ論理部７２はライン７４および７７を
作動させる。ライン７４はフリツプ・フロツプ８
０をリセツトさせ、これによつてCSP１４に対す
る割込みを除去する。ライン７７上の信号はフリ
ツプ・フロツプ８４をセツトし、これによつてラ
イン５１上にPC３２に対してIPCの割込みを発
生する。PC３２に対するIPC割込みはライン５
１を介して、エミユレーシヨン・ルーチンを実行
させ、このルーチンはPC３２がエミユレートさ
れた装置の付勢および処理の際に、メイン・メモ
リ１６を介して中央演算処理装置１０と協働する
ことを可能にする。たとえば、エミユレートされ
た装置がPC３２に接続された装置である場合に
は、PC３２はメモリ・バス１７を介したメイ
ン・メモリ１６への接続を使用して、エミユレー
トされた装置の要求を満たすに必要なコマンドお
よびデータ情報を得ることが可能となる。このコ
マンドおよびデータ情報を、CSP１４のIL１割
込みルーチンのもとで実行された命令の結果とし
て、PC３２によるメモリ・アクセス使用可能に
することができる。

本発明の操作の上記した要約より、多数の有利
な操作条件が可能となることが明らかであろう。
入出力装置をPC３２に付加することができるが、
典型的なこの処理装置は小型のパーソナル・コン
ピユータであり、これは容易にプログラムを組む
ことができ、入出力装置との対話がかなり容易な
ものである。PC３２との入出力装置の対話に必
要なコードを、独立して、しかも迅速に開発で
き、入出力装置を仮想チヤネル５０を介して中央
演算処理装置１０が操作できるハードウエアに、
効果的に付加することもできる。この付加された
入出力装置用にハードウエア・アダプタをチヤネ
ル２０に追加する必要はないが、これはアダプタ
が仮想チヤネル５０の論理回路によつてエミユレ
ートされるからである。したがつて、中央演算処
理装置１０に対する内部コードを修正する必要は
ないが、IL１割込みルーチンは例外であつて、
このルーチンは独立して修正され、中央演算処理
装置のメイン・メモリ１６に挿入できるものであ
る。同時に、通常の通信機能は中央演算処理装置
１０とBWSA３０の間で維持されるが、これは
仮想チヤネル５０がこのようなことが必要な場合
に、通常の通信を可能とするようになされている
からである。

Ｆ 本発明の効果 本明細書記載の構成に仮想チヤネル５０を使用
することによつて、小型のパーソナル・コンピユ
ータをプログラマブル・アダプタとして利用し
て、任意の台数の入出力装置をコンピユータ・シ
ステムに追加することが可能となり、しかも他の
高価なハードウエア・アダプタの追加や、メイ
ン・コンピユータのシステム・メモリにおける費
用のかさむソフトウエア・コードの改定を同時に
行う必要がなくなる。これによつて、他の場合に
は達成できない融通度や費用の面での利点が、特
に大型で、比較的高価なコンピユータ処理装置で
得ることができる。さらに、本発明は大型コンピ
ユータ処理システムの機能を拡張して、他のコン
ピユータ・ネツトワーク・特に小型のパーソナ
ル・コンピユータのネツトワークとの対話を可能
とする。

【図面の簡単な説明】

第１図は、本発明を公知のコンピユータ処理シ
ステムに相互接続する一形態のブロツク図であ
る。第２図は、コンピユータ処理システムにおけ
る公知のアーキテクチヤの一形態を示すものであ
る。第３図は、本発明の一部分の詳細ブロツク図
である。第４図は、第３図の装置の更に詳細なブ
ロツク図である。 １０……主記憶処理装置（MSP）、１６……メ
イン・メモリ、２０……チヤネル、３０……バツ
フア付きワークステーシヨン・アダプタ
（BWSA）、３２……パーソナル・コンピユータ
（PC）、３４……PCチヤネル、５０……仮想チヤ
ネル。

Claims (1)

1. 【特許請求の範囲】 １ 入出力チヤネルに接続され、第１の演算処理
   装置と第２の演算処理装置間でのデータ転送を制
   御する仮想チヤネルを含み、前記第１の演算処理
   装置と前記第２の演算処理装置とは同一メモリを
   アクセスする入出力アダプタのためのエミユレー
   タ装置において、 前記入出力チヤネルに接続され、入出力チヤネ
   ルコマンドを識別する手段を含むアドレス／コマ
   ンド復号部と、 前記入出力チヤネル、前記第１及び第２の演算
   処理装置に接続され、前記第１の演算処理装置に
   割込む手段と前記第２の演算処理装置に割込む手
   段とを有する割込み制御部と、 前記入出力チヤネル及び前記アドレス／コマン
   ド復号部に接続され、前記アドレス／コマンド復
   号部によつて識別された入出力チヤネルコマンド
   を受信したことを前記第１の演算処理装置に通知
   するハンドシエーク論理部とを備え、 前記第１の演算処理装置がエミユレートされた
   入出力装置を選択すると決定した場合、前記第１
   の演算処理装置からのコマンドに応答して、前記
   割込み制御部は前記第２の演算処理装置に割込み
   信号を出力し、前記第２の演算処理装置が所定の
   動作を完了すると、前記割込み信号を解除する信
   号を前記割込み制御部に出力することを特徴とす
   る入出力アダプタのためのエミユレータ装置。