JPS62168231A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62168231A JPS62168231A JP1054486A JP1054486A JPS62168231A JP S62168231 A JPS62168231 A JP S62168231A JP 1054486 A JP1054486 A JP 1054486A JP 1054486 A JP1054486 A JP 1054486A JP S62168231 A JPS62168231 A JP S62168231A
- Authority
- JP
- Japan
- Prior art keywords
- field
- control
- request
- microprogram
- fields
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 20
- 230000006870 function Effects 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプログラム制御におけるデータ処
理装置に関するものである。
理装置に関するものである。
第３図は従来のマイクロプログラム方式のデータ処理装
置の概念図であジ、（１）は制御メモリバンク、（２）
は該メモリバンク（１）よりプログラムを遂時読み取る
マイクロプログラムシーケンサ、（８）は上記読み取り
プログラムを保持する制御メモリデータレジスタ、（４
ａ）、 （４ｂ）、 （４ｃ）はそれぞれ制御メモリデ
ータに基づいて機能するハードウェア機能モジュールで
ある。
置の概念図であジ、（１）は制御メモリバンク、（２）
は該メモリバンク（１）よりプログラムを遂時読み取る
マイクロプログラムシーケンサ、（８）は上記読み取り
プログラムを保持する制御メモリデータレジスタ、（４
ａ）、 （４ｂ）、 （４ｃ）はそれぞれ制御メモリデ
ータに基づいて機能するハードウェア機能モジュールで
ある。
次に上記構成に基づいて従来のデータ処理装置の動作に
ついて説明する。
ついて説明する。
先ず、マイクロプログラムシーケンサ（２）よって指定
され几アドレスの内容が、制御メモリバンク（１）よ＃
）読み取られ制御メモリデータレジスタ（８Ｔ／ｃセツ
トされる。次いでその制御メモリデータレジスタ（８）
の各フィールドの内容に応じて様々なハードウェア機能
モジール（４ａ）、 （４ｂ）、 （４ｃ）・・・が機
能し、！！置全全体システムとして作用する。
され几アドレスの内容が、制御メモリバンク（１）よ＃
）読み取られ制御メモリデータレジスタ（８Ｔ／ｃセツ
トされる。次いでその制御メモリデータレジスタ（８）
の各フィールドの内容に応じて様々なハードウェア機能
モジール（４ａ）、 （４ｂ）、 （４ｃ）・・・が機
能し、！！置全全体システムとして作用する。
第４図を参照にして上記構成のデータ処理装置による動
作シーケンス側音説明する。第４図に於いて（ａ□）＝
（ａｎ） ｌ （ｂ、）＝（ｂ、）ｌ （Ｃ，）＝（Ｃ
，ｒｌ） ・・・は各ハードウェア機能モジュール（４
ａ）−・（４ｃ）・・・のシーケンス動作＋順全書き込
んだフィールドである。ここで（工ａ２）はフィールド
（ａ２）がフィールド（ａ３）に進むために必要な割り
込み命令、（ＲＣ３）はフイールド（Ｃ３）により発せ
られるリクエスト要求、（Ｉ（３）はリクエスト要求（
Ｒｃ３）が外部に発した結果生じたものでフィールド（
Ｃ５）に進むために必要な割り込み命令％ （Ｒ６５）
はフィールド（ｂ５）により発せられるリクエスト要求
、（Ｓｂ５）はリクエスト要求（Ｒｂ５）に対してフィ
ールド（ｂ５）がリフニス）ｋ発するに必要な情報を、
上記割り込み命令（工。３）全党は取ったフィールド（
Ｃ４）より得る為の同期（以下シンクと称する）。
作シーケンス側音説明する。第４図に於いて（ａ□）＝
（ａｎ） ｌ （ｂ、）＝（ｂ、）ｌ （Ｃ，）＝（Ｃ
，ｒｌ） ・・・は各ハードウェア機能モジュール（４
ａ）−・（４ｃ）・・・のシーケンス動作＋順全書き込
んだフィールドである。ここで（工ａ２）はフィールド
（ａ２）がフィールド（ａ３）に進むために必要な割り
込み命令、（ＲＣ３）はフイールド（Ｃ３）により発せ
られるリクエスト要求、（Ｉ（３）はリクエスト要求（
Ｒｃ３）が外部に発した結果生じたものでフィールド（
Ｃ５）に進むために必要な割り込み命令％ （Ｒ６５）
はフィールド（ｂ５）により発せられるリクエスト要求
、（Ｓｂ５）はリクエスト要求（Ｒｂ５）に対してフィ
ールド（ｂ５）がリフニス）ｋ発するに必要な情報を、
上記割り込み命令（工。３）全党は取ったフィールド（
Ｃ４）より得る為の同期（以下シンクと称する）。
図示の如′＜、フィールド（Ｃ２）がフィールド（Ｃ３
）に進むために必要な割り込み命令（ＩＣ２）はクロッ
ク数４ケ目にかかり、同一のマイクロプログラムシーケ
ンサ（２）により１哄次読み出されるフィールド（ｂ）
及び（Ｃ）等にいたっては、フィールド（ｂ２）よりフ
ィールド（ｂ３）、及びフィールド（Ｃ２）よりフィー
ルド（Ｃ３）（ステップ２→５）に移行する間に「待ち
」が生じる。更に、クロック数５ケ目に発生するリクエ
スト要求（Ｒｃ３）に呼応して発する割り込み命令（工
。３）がクロック数７ケ目に発生する為、フィールド（
ａ、）よりフィールド（Ｃ５）及びフィールド（ｂ４）
よりフィールド（ｂ５トの移行におけるステップ４より
５においても「待ち」が生じる。
）に進むために必要な割り込み命令（ＩＣ２）はクロッ
ク数４ケ目にかかり、同一のマイクロプログラムシーケ
ンサ（２）により１哄次読み出されるフィールド（ｂ）
及び（Ｃ）等にいたっては、フィールド（ｂ２）よりフ
ィールド（ｂ３）、及びフィールド（Ｃ２）よりフィー
ルド（Ｃ３）（ステップ２→５）に移行する間に「待ち
」が生じる。更に、クロック数５ケ目に発生するリクエ
スト要求（Ｒｃ３）に呼応して発する割り込み命令（工
。３）がクロック数７ケ目に発生する為、フィールド（
ａ、）よりフィールド（Ｃ５）及びフィールド（ｂ４）
よりフィールド（ｂ５トの移行におけるステップ４より
５においても「待ち」が生じる。
従って、リクエスト要求（ＲＣ３）が発せられるのは、
割り込み命令（工ａ２）がかかった後のクロック数５ケ
目であり、リクエスト要求（Ｒｂ５）が発せられるのは
、クロック数８ケ目である。
割り込み命令（工ａ２）がかかった後のクロック数５ケ
目であり、リクエスト要求（Ｒｂ５）が発せられるのは
、クロック数８ケ目である。
従来のデータ処理装置は以上のように構成されていｔ≠
ので、それぞれ機能別なプログラムデータが記憶されて
いる全てのフィールドを単一のヤイクロプログラムシー
ケンサにより同時にアドレス指定されるようになり、従
って所定のフィールドに割り込み要求が発生し、該割り
込み要求が完了するまで、他の割り込み要求に無関係な
フィールドは次のプログラムステップへ移行し得す「待
ち」が生じるといった問題点があった。
ので、それぞれ機能別なプログラムデータが記憶されて
いる全てのフィールドを単一のヤイクロプログラムシー
ケンサにより同時にアドレス指定されるようになり、従
って所定のフィールドに割り込み要求が発生し、該割り
込み要求が完了するまで、他の割り込み要求に無関係な
フィールドは次のプログラムステップへ移行し得す「待
ち」が生じるといった問題点があった。
この発明は上記のような問題点全解消するなめになされ
たもので、全く独立したフィールドによりその機能を果
たすハードウェアは、他のフィールドの作用にてその機
能が関与されずに「待ち」の無い動作が出来る（即ち、
マイクロプログラムシーケンサのステップを進める事が
出来る）データ処理装置を得る事を目的とする。
たもので、全く独立したフィールドによりその機能を果
たすハードウェアは、他のフィールドの作用にてその機
能が関与されずに「待ち」の無い動作が出来る（即ち、
マイクロプログラムシーケンサのステップを進める事が
出来る）データ処理装置を得る事を目的とする。
この発明に係るデータ処理装置は、それぞれ独立したハ
ードウェア機能単位のフィールド毎に、独立してマイク
ロプログラムシーケンサを設け、各フィールドをアドレ
ス指定グするようにしたものである。
ードウェア機能単位のフィールド毎に、独立してマイク
ロプログラムシーケンサを設け、各フィールドをアドレ
ス指定グするようにしたものである。
この発明におけるマイクロプログラムシーケンサは、そ
の相当するフィールドのみの必要な割り込み、シンク等
によって制御され、他の各フィールドはそれぞれＩ！当
するマイクロプログラムシーケンサによりアドレス指定
される為、不必要な「待ち」が発生することなくステッ
プが進められる。
の相当するフィールドのみの必要な割り込み、シンク等
によって制御され、他の各フィールドはそれぞれＩ！当
するマイクロプログラムシーケンサによりアドレス指定
される為、不必要な「待ち」が発生することなくステッ
プが進められる。
以下、この発明の一実施例を図について説明する。第１
図において第６図と同一符号は同一″！たは和尚部分を
示す。図において、α０）は各フィールド毎に分割され
比制御メモリバンク、（１１’）＋ （ｉｌｂ）＋（１
１Ｃ）・・・は制御メモリバンク（至）の各フィールド
を制御するマイクロプログラムシーケンサである。
図において第６図と同一符号は同一″！たは和尚部分を
示す。図において、α０）は各フィールド毎に分割され
比制御メモリバンク、（１１’）＋ （ｉｌｂ）＋（１
１Ｃ）・・・は制御メモリバンク（至）の各フィールド
を制御するマイクロプログラムシーケンサである。
次に上記構成に基づく本実施例の動作について説明する
。図中、（ａ、）＝（ａｎ）、 （ｂ、）＝（ｂｎ）、
（Ｃ工）−（Ｃｎ）・・・はそれぞれ独立したマイク
ロプログラムのフィールドの動きであり、またＲｃ３１
工ａ２ ’ ＩＣ３１Ｒｂ５’Ｓｂ５については、そ
れぞれ従来同様、フィールド（Ｃ３）により発せられる
リクエスト要求： （Ｒ（３）、フィールド（Ｃ３）に
進むための割り込み命令： （工ａ２人すクエス）ｆｆ
求（Ｒｃ３）が発せられた結果生じ、ま友フィールド（
Ｃ５）に進む友めの割り込み命令：（Ｉｏ３）、フィー
ルド（ｂ５）が、割り込み命令（工。３）全受は取った
フィールド（Ｃ４）より得られる情報により発するリク
エスト要求：（Ｒｂ５）、フィールド（ｂ５）がリクエ
スト要求（Ｒｔ１５）を発する為に必要な情報全フィー
＃ ）” （Ｃ４）より得る為のシンクである。
。図中、（ａ、）＝（ａｎ）、 （ｂ、）＝（ｂｎ）、
（Ｃ工）−（Ｃｎ）・・・はそれぞれ独立したマイク
ロプログラムのフィールドの動きであり、またＲｃ３１
工ａ２ ’ ＩＣ３１Ｒｂ５’Ｓｂ５については、そ
れぞれ従来同様、フィールド（Ｃ３）により発せられる
リクエスト要求： （Ｒ（３）、フィールド（Ｃ３）に
進むための割り込み命令： （工ａ２人すクエス）ｆｆ
求（Ｒｃ３）が発せられた結果生じ、ま友フィールド（
Ｃ５）に進む友めの割り込み命令：（Ｉｏ３）、フィー
ルド（ｂ５）が、割り込み命令（工。３）全受は取った
フィールド（Ｃ４）より得られる情報により発するリク
エスト要求：（Ｒｂ５）、フィールド（ｂ５）がリクエ
スト要求（Ｒｔ１５）を発する為に必要な情報全フィー
＃ ）” （Ｃ４）より得る為のシンクである。
以上のようなシーケンス動作命令設定のもとでは、ａフ
ィールドにおいては、（Ｃ２）フィールドに割り込み命
令（ＩＣ２）が米なければ、フィールド（Ｃ２）よりフ
ィールド（Ｃ３）以後に進めないが、割り込み命令（工
ａ２）の関与を受けない他のフィールドｂ。
ィールドにおいては、（Ｃ２）フィールドに割り込み命
令（ＩＣ２）が米なければ、フィールド（Ｃ２）よりフ
ィールド（Ｃ３）以後に進めないが、割り込み命令（工
ａ２）の関与を受けない他のフィールドｂ。
Ｃ９・・・は、それぞれ独立したマイクロプログラムシ
ーケンサ＜１１ｂ）、 （１１ｃ）・・・によるアドレ
ッシング全党けている為、何ら支障なくステップ奮進む
事が出来る。したがって、フィールドＣに至っては、「
待ち」が発生しない為、クロック数３ケ目でリクエスト
要求（Ｒｏ、） ’ｅ発する事ができる０ここで、フィ
ールドＣは割り込み命令（工。３）ｔ−クロック数５ケ
目からクロック数５ケ目に渡って待ち始めることになる
。しかし、フィールドｂは、割り込み命令（工。３）金
受は取ったフィールド（Ｃ４）が必袈となるフィールド
（ｂ５）まで順次進む事が出来る０従って、クロック数
５ケ目で割り込み命令ＣＩｏ３） ｔ−受は取ったフィ
ールド（Ｃ４）にシンクして、フィールド（ｂ５）Ｕリ
クエストｆｆ求（Ｒｂ５） ’ｔ−発する事が出来る。
ーケンサ＜１１ｂ）、 （１１ｃ）・・・によるアドレ
ッシング全党けている為、何ら支障なくステップ奮進む
事が出来る。したがって、フィールドＣに至っては、「
待ち」が発生しない為、クロック数３ケ目でリクエスト
要求（Ｒｏ、） ’ｅ発する事ができる０ここで、フィ
ールドＣは割り込み命令（工。３）ｔ−クロック数５ケ
目からクロック数５ケ目に渡って待ち始めることになる
。しかし、フィールドｂは、割り込み命令（工。３）金
受は取ったフィールド（Ｃ４）が必袈となるフィールド
（ｂ５）まで順次進む事が出来る０従って、クロック数
５ケ目で割り込み命令ＣＩｏ３） ｔ−受は取ったフィ
ールド（Ｃ４）にシンクして、フィールド（ｂ５）Ｕリ
クエストｆｆ求（Ｒｂ５） ’ｔ−発する事が出来る。
なお、上記実施例では、各フィールド全てにマイクロプ
ログラムシーケンサを配したが、幾つかフィールドをま
とめたものに対してマイクロブ鴛グラムシーケンサを配
してもよい。
ログラムシーケンサを配したが、幾つかフィールドをま
とめたものに対してマイクロブ鴛グラムシーケンサを配
してもよい。
以上のように、この発明によれば、各ハードウェア毎の
機能別な制御プログラム全それぞれ独したメモリへ格納
すると共に、該各メモリのアクセス制御をメモリ単位の
プログラムシーケンサで行なうＡ＆としたので、各ハー
ドウェアは他制御プログラムに関与されることなくハー
ドウェア機能を実行し得るので各ハードウェアによる処
理を効率良く実行出来、システム全体の処理速鼓が飛躍
的に向上し得る効果がある。
機能別な制御プログラム全それぞれ独したメモリへ格納
すると共に、該各メモリのアクセス制御をメモリ単位の
プログラムシーケンサで行なうＡ＆としたので、各ハー
ドウェアは他制御プログラムに関与されることなくハー
ドウェア機能を実行し得るので各ハードウェアによる処
理を効率良く実行出来、システム全体の処理速鼓が飛躍
的に向上し得る効果がある。
第１図は、この発明の一実施例による、データ処理装置
の概念図、第２図はこの発明の一実施例によるデータ処
理装置のマイクロプログラム実行例の概念図、第３図は
、従来のマイクロプログラム制御式データ処理装置の概
念図、第４図は、従来のものによるデータ処理装置のマ
イクロプログラム実行例の概念図である。 図において、（８）は制御メモリデータレジスタ、（４
ａ）〜（４ｎ）はハードウェア機能モジュール、αｑは
制御メモリバンク、（１１ａ）〜（１１ｎ）はマイクロ
プログラムシーケンサ。 なお、図中、同一符号は同一、又は相当部分を示す０
の概念図、第２図はこの発明の一実施例によるデータ処
理装置のマイクロプログラム実行例の概念図、第３図は
、従来のマイクロプログラム制御式データ処理装置の概
念図、第４図は、従来のものによるデータ処理装置のマ
イクロプログラム実行例の概念図である。 図において、（８）は制御メモリデータレジスタ、（４
ａ）〜（４ｎ）はハードウェア機能モジュール、αｑは
制御メモリバンク、（１１ａ）〜（１１ｎ）はマイクロ
プログラムシーケンサ。 なお、図中、同一符号は同一、又は相当部分を示す０
Claims (1)
- 制御機能別の各制御プログラムをそれぞれ独立したメモ
リへ記憶して成る制御メモリバンクと、該メモリ毎に独
立してプログラムの読出し制御を実行するプログラムシ
ーケンサ群と、読み出されたプログラムに基づいて該当
ハードウェアを機能させる制御メモリデータレジスタを
備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054486A JPS62168231A (ja) | 1986-01-21 | 1986-01-21 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054486A JPS62168231A (ja) | 1986-01-21 | 1986-01-21 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62168231A true JPS62168231A (ja) | 1987-07-24 |
Family
ID=11753200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1054486A Pending JPS62168231A (ja) | 1986-01-21 | 1986-01-21 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62168231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761522A (en) * | 1995-05-24 | 1998-06-02 | Fuji Xerox Co., Ltd. | Program control system programmable to selectively execute a plurality of programs |
-
1986
- 1986-01-21 JP JP1054486A patent/JPS62168231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761522A (en) * | 1995-05-24 | 1998-06-02 | Fuji Xerox Co., Ltd. | Program control system programmable to selectively execute a plurality of programs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056000A (en) | Synchronized parallel processing with shared memory | |
| JPS62115542A (ja) | 情報処理装置 | |
| JPS62168231A (ja) | デ−タ処理装置 | |
| EP0240667A2 (en) | Processor | |
| JP2870812B2 (ja) | 並列処理プロセッサ | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| JP2643116B2 (ja) | 主記憶制御装置 | |
| JPS6240737B2 (ja) | ||
| JPS62174832A (ja) | 情報処理装置 | |
| US5123093A (en) | Operational processor for performing a memory access and an operational process in parallel | |
| JPS6217777B2 (ja) | ||
| JP2544015B2 (ja) | マイクロプログラム処理装置 | |
| JP2001034588A (ja) | データ処理装置 | |
| JP2001014214A (ja) | メモリ共有方法、およびこの方法を使用したマルチプロセッサ設備 | |
| JPS62297954A (ja) | メモリ制御方式 | |
| JPS6395540A (ja) | メモリインタフエ−ス回路 | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPH0218687A (ja) | パイプラインプロセッサ制御方式 | |
| JPS62182910A (ja) | 主記憶装置アクセス制御方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 | |
| JPH0468459A (ja) | ディジタル信号処理装置 | |
| JPS6146545A (ja) | 入出力命令制御方法 | |
| JPH05101207A (ja) | Ｓｉｍｄ型プロセツサ | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPS63182764A (ja) | 記憶装置制御方式 |