JP2000020340A - マイクロコンピュータ及びそのテスト方法 - Google Patents

Abstract

(57)【要約】 【課題】 搭載する周辺機能マクロ数が増加した場合に
おいても、チップ面積及び配線容量を増大させることな
く、かつ、周辺マクロの入出力信号に対して任意のタイ
ミングで制御及び観測を行う。 【解決手段】 ＣＰＵメガマクロ２内にテストバスイン
タフェース２１を設けてテストバス１２からシステムバ
ス１０を制御し、また、各周辺機能マクロ３〜５にバウ
ンダリレジスタを設け、ＣＰＵを介することなく各マク
ロの入出力信号の制御及び観測を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ及びそのテスト方法に関する。

【０００２】

【従来の技術】従来、マイクロコンピュータ内の各マク
ロのテストを行う場合、ＣＰＵが有する命令を用いて、
各マクロを動作させる命令を実行し、チップの外部端子
へテスト結果を出力する方法が用いられているが、マイ
クロコンピュータの大規模化に伴い、上述した方法では
テストは煩雑になってしまうという問題点があった。。
そこで、マイクロコンピュータが大規模化した場合にお
いても、容易にテストを行う手法が考えられている。

【０００３】図４は、従来のマイクロコンピュータのテ
スト方法の一例を説明するための図である。

【０００４】図４に示すマイクロコンピュータのテスト
方法においては、各マクロに、ノーマル動作用のノーマ
ル端子１１０と、マクロ分離テストを行う場合に用いる
テスト用端子１２０とを設け、マクロ分離テスト時は、
分離テスト用信号とマクロ選択用信号１３０とにより、
テスト対象となるマクロのノーマル端子１１０を切り離
すとともに、テスト対象となるマクロのみのテスト端子
１２０をテストバス１４０に接続する。

【０００５】なお、各マクロは、ノーマル端子１１０と
同数のテストバス（テスト端子）を有しており、テスト
時はテストバスを介して外部から全ての信号を制御及び
観測する。

【０００６】図５は、従来のマイクロコンピュータのテ
スト方法の他の例を説明するための図であり、テストバ
スを使用せず、各周辺マクロの入出力にバウンダリレジ
スタ２００を設けてマクロ分離テストを行う方法を示し
ている。

【０００７】図５に示すマイクロコンピュータのテスト
方法においては、テスト時は、通常の入出力信号２０１
を無効とするとともに、テストインターフェース２０２
を介して通常のバスアクセスによりこのレジスタに対し
てリード・ライトを行い、それにより、入出力端子の制
御及び観測することでマクロのテストを行う。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
たような従来のマイクロコンピュータのテスト方法にお
いては、以下に記載するような問題点がある。

【０００９】図４に示したようなマイクロコンピュータ
のテスト方法においては、各マクロの全ての入出力端子
をテストバスを介して外部に接続するため、テストバス
の配線オーバヘッドが大きくってしまう。

【００１０】そのため、搭載する周辺機能マクロ数の増
加に伴って、チップ面積及び配線容量が増大してしまう
という問題点がある。

【００１１】また、図５に示したようなマイクロコンピ
ュータのテスト方法においては、テストバスの接続を不
要にするために、入出力信号の制御をバウンダリレジス
タのみで行っているが、入出力信号の制御はレジスタに
対するバスのリード・ライトのタイミングに依存してし
まう。

【００１２】そのため、周辺マクロの入出力信号に対し
て任意のタイミングで制御及び観測を行うのは困難であ
るという問題点がある。

【００１３】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、搭載する周
辺機能マクロ数が増加した場合においても、チップ面積
及び配線容量を増大させることなく、かつ、周辺マクロ
の入出力信号に対して任意のタイミングで制御及び観測
を行うことができるマイクロコンピュータ及びそのテス
ト方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明は、複数の周辺機能マクロと、該複数の周辺機
能マクロとシステムバスを介して接続されたＣＰＵメガ
マクロとを少なくとも有し、前記ＣＰＵメガマクロにテ
ストバスが接続されることにより、前記テストバス、前
記ＣＰＵメガマクロ及び前記システムバスを介して前記
周辺機能マクロに対して信号の書き込み及び読み出しが
行われるマイクロコンピュータにおいて、前記ＣＰＵメ
ガマクロは、前記周辺機能マクロのテストを行う場合に
前記システムバスのバスマスタとして機能するテストバ
スインタフェースを有することを特徴とする。

【００１５】また、前記周辺機能マクロは、信号の書き
込み及び読み出しの制御が可能なバウンダリレジスタを
有することを特徴とする。

【００１６】また、前記マイクロコンピュータのテスト
方法であって、前記周辺機能マクロのテストを行う場
合、前記テストバスインタフェースをアクティブ状態と
し、前記テストバスインタフェース及び前記システムバ
スを介して前記周辺機能マクロに対する入出力信号の制
御及び観測を行うことを特徴とする。

【００１７】（作用）上記のように構成された本発明に
おいては、ＣＰＵメガマクロ内にテストバスインタフェ
ースを設けてテストバスからシステムバスを制御し、ま
た、各周辺機能マクロにバウンダリレジスタを設けたの
で、ＣＰＵを介することなく各マクロの入出力信号の制
御及び観測を行うことが可能となり、同時に非同期信号
やテストクロックといったバウンダリレジスタでの制御
が困難な信号に対しても任意のタイミングでの入出力が
可能となる。

【００１８】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００１９】図１は、本発明のマイクロコンピュータの
実施の一形態を示すブロック図である。

【００２０】本形態のマイクロコンピュータ１は図１に
示すように、ＣＰＵメガマクロ２と、周辺機能マクロ群
３〜５と、ＣＰＵメガマクロ２と各周辺機能マクロ群３
〜５とを接続するシステムバス１０及び周辺バス１１と
から構成されている。

【００２１】また、ＣＰＵメガマクロ２内には、ＣＰＵ
コア２０と、テストバスインタフェース２１とが設けら
れており、ＣＰＵコア２０とテストバスインタフェース
２１とはシステムバス１０で接続されている。

【００２２】また、システムバス１０と周辺バス１１と
はメガマクロ内の周辺バスブリッジ２２を介して接続さ
れており、このバスブリッジ２２により、システムバス
１０と周辺バス１１間のデータの受け渡しを行う。

【００２３】テストバスインタフェース２１は、マイク
ロコンピュータ上に結線されたメガマクロ分離テスト用
のテストバス１２とシステムバス１０とのインタフェー
スであり、メガマクロ分離テストにおいて、ＣＰＵメガ
マクロ２がテスト対象として選択されるとアクティブに
なり、システムバス１０のバスマスタとして機能する。
この際、ＣＰＵメガマクロ２に接続された周辺マクロ群
３〜５に対してもシステムバス１０を介してデータアク
セスを行うことで、ＣＰＵメガマクロ２に接続された各
周辺機能マクロ３〜５に対してもテストバスインタフェ
ース２１を介してテストを行う構成をとる。

【００２４】図２は、図１に示した各周辺機能マクロ３
〜５の構成例を示す図である。

【００２５】各周辺機能マクロ３〜５は図２に示すよう
に、周辺マクロメイン部５０と、バスインタフェース５
１と、バウンダリレジスタ５２，５３と、マクロ入力端
子６０と、マクロ出力端子６１とから構成され、マクロ
単体のテストにおいても分離テスト用のテストバスは接
続しない。

【００２６】バウンダリレジスタ５２は周辺マクロの入
力信号側、バウンダリレジスタ５３は出力信号側にそれ
ぞれ設けられており、マクロのテスト時にバスインタフ
ェース２１を介してリード・ライトを行うことができ、
マクロ入力端子６０及びマクロ出力端子６１の状態に関
わらず、周辺マクロメイン部５０の入出力信号を制御ま
たは観測することができる。

【００２７】また、テストバス１２のうち数本は周辺マ
クロ用のテスト制御信号１３として設けられており、バ
ウンダリレジスタ５２，５３による制御が困難な信号、
例えばクロック信号や非同期信号等のテスト時の入出力
として用いる。

【００２８】このテスト制御信号１３は、各周辺マクロ
３〜５で共通の信号とし、マクロテストを行う際に、周
辺マクロ３〜５側で選択可能である。

【００２９】以下に、上記のように構成されたマイクロ
コンピュータの通常動作時及びテスト時の動作について
説明する。

【００３０】通常動作時は、テストバスインタフェース
２１は開放された状態であって有効にならずバスのドラ
イブは行わない。また、各周辺機能マクロ３〜５のバウ
ンダリレジスタ５２，５３においては、テスト時のみ有
効になるため、通常のマクロ入出力端子６０，６１、シ
ステムバス１０及び周辺バス１１を介してのアクセスに
よって動作する。

【００３１】マクロ分離テストにおいて、ＣＰＵメガマ
クロ２が選択された状態では、テストバス１２及びテス
トバスインタフェース２１が有効になり、テストバスイ
ンタフェース２１はシステムバス１０のバスマスタとし
てバスアクセスを起動する。これにより、外部テストバ
スから内部のシステムバス１０に接続された周辺機能マ
クロ３へのバスアクセスが可能になり、周辺バス１１に
接続されたマクロ４，５についても同様に周辺バスブリ
ッジ２２を経由することで、外部テストバス端子からの
アクセスが可能になる。

【００３２】また同様に、テスト時にはテスト制御信号
１３が有効になり、この制御信号はテストバス１２内に
割り当てられている。これにより、ＣＰＵメガマクロ２
が選択された状態で、ＣＰＵメガマクロ２単体のテスト
を行うことができるだけでなく、周辺機能マクロ３〜５
の分離テストをＣＰＵを動作させることなく行うことが
できる。

【００３３】周辺機能マクロ３〜５の分離テスト時に
は、バウンダリレジスタ５２，５３が有効になり、通常
のマクロ入力端子６０及びマクロ出力端子６１は周辺機
能マクロから分離されるので動作に影響しなくなり周辺
機能マクロ単体でのテストを可能にする。

【００３４】周辺機能マクロへ３〜５の信号の入力は、
入力側のバウンダリレジスタ５２に値をセットすること
により行い、出力信号の観測は出力側のバウンダリレジ
スタ５３の値をリードすることにより行うことができ
る。この際のバウンダリレジスタ５２，５３へのアクセ
スは、テストバスインタフェース２１を介して外部テス
トバス１２より行う。また、テスト時にこのバウンダリ
レジスタ５２，５３は、周辺マクロ内のイネーブルビッ
トをセットすることで有効にできる構成とする。このイ
ネーブルビットは、マクロ内の任意のテスト時のみライ
ト可能なレジスタに割り当てることで、通常動作時の誤
動作を防止する。周辺マクロの入出力信号のうち、バウ
ンダリレジスタ５２，５３による制御が困難な信号に対
しては、テストバス１２からテスト制御信号を用いて直
接制御できる。

【００３５】次に、周辺機能マクロの具体的なテスト方
法について説明する。

【００３６】メガマクロ分離テストにおいてＣＰＵメガ
マクロ２が選択されると、テストバス１２が有効にな
り、テストバスインタフェース２１を介してテストバス
１２から周辺マクロ４へデータのリード・ライトが可能
になる。

【００３７】また、周辺機能マクロの外部割り込み信
号、周辺マクロテストクロック信号等のテスト時におい
ても任意のタイミングで変化させたい信号においては、
テスト制御信号１３をテストバス１２より直接制御す
る。

【００３８】この状態で、周辺マクロのバウンダリレジ
スタ５２，５３を有効にするためイネーブルビットをセ
ットするようなベクタをテストバス１２より入力する。

【００３９】続いて、入力端子の状態をセットするため
に、入力側バウンダリレジスタ５２に対してライトを行
うためのテストベクタをテストバス１２から入力し、テ
スト制御信号１３より、周辺テストクロックを供給す
る。

【００４０】周辺マクロ動作中のマクロ内部のレジスタ
に対するデータアクセスも同様に、テストバス１２から
テストベクタを入力することで実現する。

【００４１】テスト結果の確認は、マクロ内部のレジス
タをリードしテストバス１２より出力する。周辺マクロ
の出力端子の状態は、同様に出力側バウンダリレジスタ
５３の値をリードしテストバス１２より出力することで
確認できる。

【００４２】（他の実施の形態）図３は、本発明のマイ
クロコンピュータの他の実施の一形態を示すブロック図
である。

【００４３】本形態は図３に示すように、図１に示した
ものと比べて、ＣＰＵコア２０及びテストバスインタフ
ェース２１とメモリンタフェースバス１４を介して接続
されたメモリマクロ６が設けられいる点のみが異なり、
他の構成は同様である。

【００４４】以下に、本形態のマイクロコンピュータの
動作について説明する。

【００４５】本形態のマクロコンピュータは、図１に示
したものと同様に、ＣＰＵメガマクロ２及び周辺機能マ
クロ３〜５が、システムバス１０及び周辺バス１１を介
してデータの受け渡しを行う。

【００４６】また、テストバスインタフェース２１は、
テストモード選択信号によりテストモードを選択し、各
テストモードに対応したバスに対して制御を行う。本形
態のうち、周辺機能マクロのテスト動作については図１
に示したものと同様であるので説明を省略する。

【００４７】メモリマクロのテスト６を行う場合は、テ
ストバスインタフェース２１はメモリインタフェースバ
ス１４を制御する。これにより、外部テストバス１２か
らメモリマクロ６に対してダイレクトにアクセスするこ
とが可能となり、ＣＰＵを介することなくメモリマクロ
６のテストを行うことができる。

【００４８】

【発明の効果】以上説明したように本発明においては、
ＣＰＵメガマクロ内にテストバスインタフェースを設け
てテストバスからシステムバスを制御し、また、各周辺
機能マクロにバウンダリレジスタを設けたため、ＣＰＵ
を介することなく各マクロの入出力信号の制御及び観測
を行うことが可能となり、同時に非同期信号やテストク
ロックといったバウンダリレジスタでの制御が困難な信
号に対しても任意のタイミングでの入出力が可能とな
る。

【００４９】これにより、搭載する周辺機能マクロ数が
増加した場合においても、チップ面積及び配線容量を増
大させることなく、かつ、周辺マクロの入出力信号に対
して任意のタイミングで制御及び観測を行うことができ
る。

【００５０】また、周辺機能マクロを単体でテストする
ことにより、テストパタンの流用性を向上させることが
できる。

【図面の簡単な説明】

【図１】本発明のマイクロコンピュータの実施の一形態
を示すブロック図である。

【図２】図１に示した各周辺機能マクロの構成例を示す
図である。

【図３】本発明のマイクロコンピュータの他の実施の一
形態を示すブロック図である。

【図４】従来のマイクロコンピュータのテスト方法の一
例を説明するための図である。

【図５】従来のマイクロコンピュータのテスト方法の他
の例を説明するための図である。

【符号の説明】

１ マイクロコンピュータ ２ メガマクロ ３〜５ 周辺機能マクロ ６ メモリマクロ １０ システムバス １１ 周辺バス １２ テストバス １３ テスト制御信号 ２０ ＣＰＵコア ２１ テストバスインタフェース ２２ 周辺バスブリッジ ５０ 周辺マクロメイン部 ５１ バスインタフェース ５２，５３ バウンダリレジスタ ６０ マクロ入力端子 ６１ マクロ出力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の周辺機能マクロと、該複数の周辺
   機能マクロとシステムバスを介して接続されたＣＰＵメ
   ガマクロとを少なくとも有し、前記ＣＰＵメガマクロに
   テストバスが接続されることにより、前記テストバス、
   前記ＣＰＵメガマクロ及び前記システムバスを介して前
   記周辺機能マクロに対して信号の書き込み及び読み出し
   が行われるマイクロコンピュータにおいて、 前記ＣＰＵメガマクロは、前記周辺機能マクロのテスト
   を行う場合に前記システムバスのバスマスタとして機能
   するテストバスインタフェースを有することを特徴とす
   るマイクロコンピュータ。
2. 【請求項２】 請求項１に記載のマイクロコンピュータ
   において、 前記周辺機能マクロは、信号の書き込み及び読み出しの
   制御が可能なバウンダリレジスタを有することを特徴と
   するマイクロコンピュータ。
3. 【請求項３】 請求項１または請求項２に記載のマイク
   ロコンピュータのテスト方法であって、 前記周辺機能マクロのテストを行う場合、前記テストバ
   スインタフェースをアクティブ状態とし、前記テストバ
   スインタフェース及び前記システムバスを介して前記周
   辺機能マクロに対する入出力信号の制御及び観測を行う
   ことを特徴とするマイクロコンピュータのテスト方法。